Quelle  uniphier-ld11.dtsi   Sprache: unbekannt

// SPDX-License-Identifier: GPL-2.0+ OR MIT
//
// Device Tree Source for UniPhier LD11 SoC
//
// Copyright (C) 2016 Socionext Inc.
//   Author: Masahiro Yamada <yamada.masahiro@socionext.com>

#include <dt-bindings/gpio/gpio.h>
#include <dt-bindings/gpio/uniphier-gpio.h>
#include <dt-bindings/interrupt-controller/arm-gic.h>

/ {
 compatible = "socionext,uniphier-ld11";
 #address-cells = <2>;
 #size-cells = <2>;
 interrupt-parent = <&gic>;

 cpus {
  #address-cells = <2>;
  #size-cells = <0>;

  cpu-map {
   cluster0 {
    core0 {
     cpu = <&cpu0>;
    };
    core1 {
     cpu = <&cpu1>;
    };
   };
  };

  cpu0: cpu@0 {
   device_type = "cpu";
   compatible = "arm,cortex-a53";
   reg = <0 0x000>;
   clocks = <&sys_clk 33>;
   enable-method = "psci";
   next-level-cache = <&l2>;
   operating-points-v2 = <&cluster0_opp>;
  };

  cpu1: cpu@1 {
   device_type = "cpu";
   compatible = "arm,cortex-a53";
   reg = <0 0x001>;
   clocks = <&sys_clk 33>;
   enable-method = "psci";
   next-level-cache = <&l2>;
   operating-points-v2 = <&cluster0_opp>;
  };

  l2: l2-cache {
   compatible = "cache";
   cache-level = <2>;
   cache-unified;
  };
 };

 cluster0_opp: opp-table {
  compatible = "operating-points-v2";
  opp-shared;

  opp-245000000 {
   opp-hz = /bits/ 64 <245000000>;
   clock-latency-ns = <300>;
  };
  opp-250000000 {
   opp-hz = /bits/ 64 <250000000>;
   clock-latency-ns = <300>;
  };
  opp-490000000 {
   opp-hz = /bits/ 64 <490000000>;
   clock-latency-ns = <300>;
  };
  opp-500000000 {
   opp-hz = /bits/ 64 <500000000>;
   clock-latency-ns = <300>;
  };
  opp-653334000 {
   opp-hz = /bits/ 64 <653334000>;
   clock-latency-ns = <300>;
  };
  opp-666667000 {
   opp-hz = /bits/ 64 <666667000>;
   clock-latency-ns = <300>;
  };
  opp-980000000 {
   opp-hz = /bits/ 64 <980000000>;
   clock-latency-ns = <300>;
  };
 };

 psci {
  compatible = "arm,psci-1.0";
  method = "smc";
 };

 clocks {
  refclk: ref {
   compatible = "fixed-clock";
   #clock-cells = <0>;
   clock-frequency = <25000000>;
  };
 };

 emmc_pwrseq: emmc-pwrseq {
  compatible = "mmc-pwrseq-emmc";
  reset-gpios = <&gpio UNIPHIER_GPIO_PORT(3, 2) GPIO_ACTIVE_LOW>;
 };

 timer {
  compatible = "arm,armv8-timer";
  interrupts = <GIC_PPI 13 IRQ_TYPE_LEVEL_HIGH>,
        <GIC_PPI 14 IRQ_TYPE_LEVEL_HIGH>,
        <GIC_PPI 11 IRQ_TYPE_LEVEL_HIGH>,
        <GIC_PPI 10 IRQ_TYPE_LEVEL_HIGH>;
 };

 reserved-memory {
  #address-cells = <2>;
  #size-cells = <2>;
  ranges;

  secure-memory@81000000 {
   reg = <0x0 0x81000000 0x0 0x01000000>;
   no-map;
  };
 };

 soc@0 {
  compatible = "simple-bus";
  #address-cells = <1>;
  #size-cells = <1>;
  ranges = <0 0 0 0xffffffff>;

  spi0: spi@54006000 {
   compatible = "socionext,uniphier-scssi";
   status = "disabled";
   reg = <0x54006000 0x100>;
   #address-cells = <1>;
   #size-cells = <0>;
   interrupts = <GIC_SPI 39 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_spi0>;
   clocks = <&peri_clk 11>;
   resets = <&peri_rst 11>;
  };

  spi1: spi@54006100 {
   compatible = "socionext,uniphier-scssi";
   status = "disabled";
   reg = <0x54006100 0x100>;
   #address-cells = <1>;
   #size-cells = <0>;
   interrupts = <GIC_SPI 216 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_spi1>;
   clocks = <&peri_clk 12>;
   resets = <&peri_rst 12>;
  };

  serial0: serial@54006800 {
   compatible = "socionext,uniphier-uart";
   status = "disabled";
   reg = <0x54006800 0x40>;
   interrupts = <GIC_SPI 33 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_uart0>;
   clocks = <&peri_clk 0>;
   resets = <&peri_rst 0>;
  };

  serial1: serial@54006900 {
   compatible = "socionext,uniphier-uart";
   status = "disabled";
   reg = <0x54006900 0x40>;
   interrupts = <GIC_SPI 35 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_uart1>;
   clocks = <&peri_clk 1>;
   resets = <&peri_rst 1>;
  };

  serial2: serial@54006a00 {
   compatible = "socionext,uniphier-uart";
   status = "disabled";
   reg = <0x54006a00 0x40>;
   interrupts = <GIC_SPI 37 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_uart2>;
   clocks = <&peri_clk 2>;
   resets = <&peri_rst 2>;
  };

  serial3: serial@54006b00 {
   compatible = "socionext,uniphier-uart";
   status = "disabled";
   reg = <0x54006b00 0x40>;
   interrupts = <GIC_SPI 177 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_uart3>;
   clocks = <&peri_clk 3>;
   resets = <&peri_rst 3>;
  };

  gpio: gpio@55000000 {
   compatible = "socionext,uniphier-gpio";
   reg = <0x55000000 0x200>;
   interrupt-parent = <&aidet>;
   interrupt-controller;
   #interrupt-cells = <2>;
   gpio-controller;
   #gpio-cells = <2>;
   gpio-ranges = <&pinctrl 0 0 0>,
          <&pinctrl 43 0 0>,
          <&pinctrl 51 0 0>,
          <&pinctrl 96 0 0>,
          <&pinctrl 160 0 0>,
          <&pinctrl 184 0 0>;
   gpio-ranges-group-names = "gpio_range0",
        "gpio_range1",
        "gpio_range2",
        "gpio_range3",
        "gpio_range4",
        "gpio_range5";
   ngpios = <200>;
   socionext,interrupt-ranges = <0 48 16>, <16 154 5>,
           <21 217 3>;
  };

  audio@56000000 {
   compatible = "socionext,uniphier-ld11-aio";
   reg = <0x56000000 0x80000>;
   interrupts = <GIC_SPI 144 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_aout1>,
        <&pinctrl_aoutiec1>;
   clock-names = "aio";
   clocks = <&sys_clk 40>;
   reset-names = "aio";
   resets = <&sys_rst 40>;
   #sound-dai-cells = <1>;
   socionext,syscon = <&soc_glue>;

   i2s_port0: port@0 {
    i2s_hdmi: endpoint {
    };
   };

   i2s_port1: port@1 {
    i2s_pcmin2: endpoint {
    };
   };

   i2s_port2: port@2 {
    i2s_line: endpoint {
     dai-format = "i2s";
     remote-endpoint = <&evea_line>;
    };
   };

   i2s_port3: port@3 {
    i2s_hpcmout1: endpoint {
    };
   };

   i2s_port4: port@4 {
    i2s_hp: endpoint {
     dai-format = "i2s";
     remote-endpoint = <&evea_hp>;
    };
   };

   spdif_port0: port@5 {
    spdif_hiecout1: endpoint {
    };
   };

   src_port0: port@6 {
    i2s_epcmout2: endpoint {
    };
   };

   src_port1: port@7 {
    i2s_epcmout3: endpoint {
    };
   };

   comp_spdif_port0: port@8 {
    comp_spdif_hiecout1: endpoint {
    };
   };
  };

  codec@57900000 {
   compatible = "socionext,uniphier-evea";
   reg = <0x57900000 0x1000>;
   clock-names = "evea", "exiv";
   clocks = <&sys_clk 41>, <&sys_clk 42>;
   reset-names = "evea", "exiv", "adamv";
   resets = <&sys_rst 41>, <&sys_rst 42>, <&adamv_rst 0>;
   #sound-dai-cells = <1>;

   port@0 {
    evea_line: endpoint {
     remote-endpoint = <&i2s_line>;
    };
   };

   port@1 {
    evea_hp: endpoint {
     remote-endpoint = <&i2s_hp>;
    };
   };
  };

  syscon@57920000 {
   compatible = "socionext,uniphier-ld11-adamv",
         "simple-mfd", "syscon";
   reg = <0x57920000 0x1000>;

   adamv_rst: reset-controller {
    compatible = "socionext,uniphier-ld11-adamv-reset";
    #reset-cells = <1>;
   };
  };

  i2c0: i2c@58780000 {
   compatible = "socionext,uniphier-fi2c";
   status = "disabled";
   reg = <0x58780000 0x80>;
   #address-cells = <1>;
   #size-cells = <0>;
   interrupts = <GIC_SPI 41 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_i2c0>;
   clocks = <&peri_clk 4>;
   resets = <&peri_rst 4>;
   clock-frequency = <100000>;
  };

  i2c1: i2c@58781000 {
   compatible = "socionext,uniphier-fi2c";
   status = "disabled";
   reg = <0x58781000 0x80>;
   #address-cells = <1>;
   #size-cells = <0>;
   interrupts = <GIC_SPI 42 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_i2c1>;
   clocks = <&peri_clk 5>;
   resets = <&peri_rst 5>;
   clock-frequency = <100000>;
  };

  i2c2: i2c@58782000 {
   compatible = "socionext,uniphier-fi2c";
   reg = <0x58782000 0x80>;
   #address-cells = <1>;
   #size-cells = <0>;
   interrupts = <GIC_SPI 43 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&peri_clk 6>;
   resets = <&peri_rst 6>;
   clock-frequency = <400000>;
  };

  i2c3: i2c@58783000 {
   compatible = "socionext,uniphier-fi2c";
   status = "disabled";
   reg = <0x58783000 0x80>;
   #address-cells = <1>;
   #size-cells = <0>;
   interrupts = <GIC_SPI 44 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_i2c3>;
   clocks = <&peri_clk 7>;
   resets = <&peri_rst 7>;
   clock-frequency = <100000>;
  };

  i2c4: i2c@58784000 {
   compatible = "socionext,uniphier-fi2c";
   status = "disabled";
   reg = <0x58784000 0x80>;
   #address-cells = <1>;
   #size-cells = <0>;
   interrupts = <GIC_SPI 45 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_i2c4>;
   clocks = <&peri_clk 8>;
   resets = <&peri_rst 8>;
   clock-frequency = <100000>;
  };

  i2c5: i2c@58785000 {
   compatible = "socionext,uniphier-fi2c";
   reg = <0x58785000 0x80>;
   #address-cells = <1>;
   #size-cells = <0>;
   interrupts = <GIC_SPI 25 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&peri_clk 9>;
   resets = <&peri_rst 9>;
   clock-frequency = <400000>;
  };

  system_bus: system-bus@58c00000 {
   compatible = "socionext,uniphier-system-bus";
   status = "disabled";
   reg = <0x58c00000 0x400>;
   #address-cells = <2>;
   #size-cells = <1>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_system_bus>;
  };

  smpctrl@59801000 {
   compatible = "socionext,uniphier-smpctrl";
   reg = <0x59801000 0x400>;
  };

  syscon@59810000 {
   compatible = "socionext,uniphier-ld11-sdctrl",
         "simple-mfd", "syscon";
   reg = <0x59810000 0x400>;

   sd_rst: reset-controller {
    compatible = "socionext,uniphier-ld11-sd-reset";
    #reset-cells = <1>;
   };
  };

  syscon@59820000 {
   compatible = "socionext,uniphier-ld11-perictrl",
         "simple-mfd", "syscon";
   reg = <0x59820000 0x200>;

   peri_clk: clock-controller {
    compatible = "socionext,uniphier-ld11-peri-clock";
    #clock-cells = <1>;
   };

   peri_rst: reset-controller {
    compatible = "socionext,uniphier-ld11-peri-reset";
    #reset-cells = <1>;
   };
  };

  emmc: mmc@5a000000 {
   compatible = "socionext,uniphier-sd4hc", "cdns,sd4hc";
   reg = <0x5a000000 0x400>;
   interrupts = <GIC_SPI 78 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_emmc>;
   clocks = <&sys_clk 4>;
   resets = <&sys_rst 4>;
   bus-width = <8>;
   mmc-ddr-1_8v;
   mmc-hs200-1_8v;
   mmc-pwrseq = <&emmc_pwrseq>;
   cdns,phy-input-delay-legacy = <9>;
   cdns,phy-input-delay-mmc-highspeed = <2>;
   cdns,phy-input-delay-mmc-ddr = <3>;
   cdns,phy-dll-delay-sdclk = <21>;
   cdns,phy-dll-delay-sdclk-hsmmc = <21>;
  };

  usb0: usb@5a800100 {
   compatible = "socionext,uniphier-ehci", "generic-ehci";
   status = "disabled";
   reg = <0x5a800100 0x100>;
   interrupts = <GIC_SPI 243 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_usb0>;
   clocks = <&sys_clk 8>, <&mio_clk 7>, <&mio_clk 8>,
     <&mio_clk 12>;
   resets = <&sys_rst 8>, <&mio_rst 7>, <&mio_rst 8>,
     <&mio_rst 12>;
   phy-names = "usb";
   phys = <&usb_phy0>;
   has-transaction-translator;
  };

  usb1: usb@5a810100 {
   compatible = "socionext,uniphier-ehci", "generic-ehci";
   status = "disabled";
   reg = <0x5a810100 0x100>;
   interrupts = <GIC_SPI 244 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_usb1>;
   clocks = <&sys_clk 8>, <&mio_clk 7>, <&mio_clk 9>,
     <&mio_clk 13>;
   resets = <&sys_rst 8>, <&mio_rst 7>, <&mio_rst 9>,
     <&mio_rst 13>;
   phy-names = "usb";
   phys = <&usb_phy1>;
   has-transaction-translator;
  };

  usb2: usb@5a820100 {
   compatible = "socionext,uniphier-ehci", "generic-ehci";
   status = "disabled";
   reg = <0x5a820100 0x100>;
   interrupts = <GIC_SPI 245 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_usb2>;
   clocks = <&sys_clk 8>, <&mio_clk 7>, <&mio_clk 10>,
     <&mio_clk 14>;
   resets = <&sys_rst 8>, <&mio_rst 7>, <&mio_rst 10>,
     <&mio_rst 14>;
   phy-names = "usb";
   phys = <&usb_phy2>;
   has-transaction-translator;
  };

  syscon@5b3e0000 {
   compatible = "socionext,uniphier-ld11-mioctrl",
         "simple-mfd", "syscon";
   reg = <0x5b3e0000 0x800>;

   mio_clk: clock-controller {
    compatible = "socionext,uniphier-ld11-mio-clock";
    #clock-cells = <1>;
   };

   mio_rst: reset-controller {
    compatible = "socionext,uniphier-ld11-mio-reset";
    #reset-cells = <1>;
    resets = <&sys_rst 7>;
   };
  };

  soc_glue: syscon@5f800000 {
   compatible = "socionext,uniphier-ld11-soc-glue",
         "simple-mfd", "syscon";
   reg = <0x5f800000 0x2000>;

   pinctrl: pinctrl {
    compatible = "socionext,uniphier-ld11-pinctrl";
   };

   usb-hub {
    compatible = "socionext,uniphier-ld11-usb2-phy";
    #address-cells = <1>;
    #size-cells = <0>;

    usb_phy0: phy@0 {
     reg = <0>;
     #phy-cells = <0>;
    };

    usb_phy1: phy@1 {
     reg = <1>;
     #phy-cells = <0>;
    };

    usb_phy2: phy@2 {
     reg = <2>;
     #phy-cells = <0>;
    };
   };
  };

  syscon@5f900000 {
   compatible = "socionext,uniphier-ld11-soc-glue-debug",
         "simple-mfd", "syscon";
   reg = <0x5f900000 0x2000>;
   #address-cells = <1>;
   #size-cells = <1>;
   ranges = <0 0x5f900000 0x2000>;

   efuse@100 {
    compatible = "socionext,uniphier-efuse";
    reg = <0x100 0x28>;
   };

   efuse@200 {
    compatible = "socionext,uniphier-efuse";
    reg = <0x200 0x68>;
   };
  };

  xdmac: dma-controller@5fc10000 {
   compatible = "socionext,uniphier-xdmac";
   reg = <0x5fc10000 0x5300>;
   interrupts = <GIC_SPI 188 IRQ_TYPE_LEVEL_HIGH>;
   dma-channels = <16>;
   #dma-cells = <2>;
  };

  aidet: interrupt-controller@5fc20000 {
   compatible = "socionext,uniphier-ld11-aidet";
   reg = <0x5fc20000 0x200>;
   interrupt-controller;
   #interrupt-cells = <2>;
  };

  gic: interrupt-controller@5fe00000 {
   compatible = "arm,gic-v3";
   reg = <0x5fe00000 0x10000>, /* GICD */
         <0x5fe40000 0x80000>; /* GICR */
   interrupt-controller;
   #interrupt-cells = <3>;
   interrupts = <GIC_PPI 9 IRQ_TYPE_LEVEL_HIGH>;
  };

  syscon@61840000 {
   compatible = "socionext,uniphier-ld11-sysctrl",
         "simple-mfd", "syscon";
   reg = <0x61840000 0x10000>;

   sys_clk: clock-controller {
    compatible = "socionext,uniphier-ld11-clock";
    #clock-cells = <1>;
   };

   sys_rst: reset-controller {
    compatible = "socionext,uniphier-ld11-reset";
    #reset-cells = <1>;
   };

   watchdog {
    compatible = "socionext,uniphier-wdt";
   };
  };

  eth: ethernet@65000000 {
   compatible = "socionext,uniphier-ld11-ave4";
   status = "disabled";
   reg = <0x65000000 0x8500>;
   interrupts = <GIC_SPI 66 IRQ_TYPE_LEVEL_HIGH>;
   clock-names = "ether";
   clocks = <&sys_clk 6>;
   reset-names = "ether";
   resets = <&sys_rst 6>;
   phy-mode = "internal";
   local-mac-address = [00 00 00 00 00 00];
   socionext,syscon-phy-mode = <&soc_glue 0>;

   mdio: mdio {
    #address-cells = <1>;
    #size-cells = <0>;
   };
  };

  nand: nand-controller@68000000 {
   compatible = "socionext,uniphier-denali-nand-v5b";
   status = "disabled";
   reg-names = "nand_data", "denali_reg";
   reg = <0x68000000 0x20>, <0x68100000 0x1000>;
   #address-cells = <1>;
   #size-cells = <0>;
   interrupts = <GIC_SPI 65 IRQ_TYPE_LEVEL_HIGH>;
   pinctrl-names = "default";
   pinctrl-0 = <&pinctrl_nand>;
   clock-names = "nand", "nand_x", "ecc";
   clocks = <&sys_clk 2>, <&sys_clk 3>, <&sys_clk 3>;
   reset-names = "nand", "reg";
   resets = <&sys_rst 2>, <&sys_rst 2>;
  };
 };
};

#include "uniphier-pinctrl.dtsi"

&pinctrl_aoutiec1 {
 drive-strength = <4>; /* default: 4mA */

 ao1arc {
  pins = "AO1ARC";
  drive-strength = <8>; /* 8mA */
 };
};