Quelle  fsl-ls1043a.dtsi   Sprache: unbekannt

// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
/*
 * Device Tree Include file for NXP Layerscape-1043A family SoC.
 *
 * Copyright 2014-2015 Freescale Semiconductor, Inc.
 * Copyright 2018, 2020 NXP
 *
 * Mingkai Hu <Mingkai.hu@freescale.com>
 */

#include <dt-bindings/clock/fsl,qoriq-clockgen.h>
#include <dt-bindings/thermal/thermal.h>
#include <dt-bindings/interrupt-controller/arm-gic.h>
#include <dt-bindings/gpio/gpio.h>

/ {
 compatible = "fsl,ls1043a";
 interrupt-parent = <&gic>;
 #address-cells = <2>;
 #size-cells = <2>;

 aliases {
  crypto = &crypto;
  fman0 = &fman0;
  ethernet0 = &enet0;
  ethernet1 = &enet1;
  ethernet2 = &enet2;
  ethernet3 = &enet3;
  ethernet4 = &enet4;
  ethernet5 = &enet5;
  ethernet6 = &enet6;
  rtc1 = &ftm_alarm0;
 };

 cpus {
  #address-cells = <1>;
  #size-cells = <0>;

  /*
   * We expect the enable-method for cpu's to be "psci", but this
   * is dependent on the SoC FW, which will fill this in.
   *
   * Currently supported enable-method is psci v0.2
   */
  cpu0: cpu@0 {
   device_type = "cpu";
   compatible = "arm,cortex-a53";
   reg = <0x0>;
   clocks = <&clockgen QORIQ_CLK_CMUX 0>;
   next-level-cache = <&l2>;
   cpu-idle-states = <&CPU_PH20>;
   #cooling-cells = <2>;
  };

  cpu1: cpu@1 {
   device_type = "cpu";
   compatible = "arm,cortex-a53";
   reg = <0x1>;
   clocks = <&clockgen QORIQ_CLK_CMUX 0>;
   next-level-cache = <&l2>;
   cpu-idle-states = <&CPU_PH20>;
   #cooling-cells = <2>;
  };

  cpu2: cpu@2 {
   device_type = "cpu";
   compatible = "arm,cortex-a53";
   reg = <0x2>;
   clocks = <&clockgen QORIQ_CLK_CMUX 0>;
   next-level-cache = <&l2>;
   cpu-idle-states = <&CPU_PH20>;
   #cooling-cells = <2>;
  };

  cpu3: cpu@3 {
   device_type = "cpu";
   compatible = "arm,cortex-a53";
   reg = <0x3>;
   clocks = <&clockgen QORIQ_CLK_CMUX 0>;
   next-level-cache = <&l2>;
   cpu-idle-states = <&CPU_PH20>;
   #cooling-cells = <2>;
  };

  l2: l2-cache {
   compatible = "cache";
   cache-level = <2>;
   cache-unified;
  };
 };

 idle-states {
  /*
   * PSCI node is not added default, U-boot will add missing
   * parts if it determines to use PSCI.
   */
  entry-method = "psci";

  CPU_PH20: cpu-ph20 {
   compatible = "arm,idle-state";
   idle-state-name = "PH20";
   arm,psci-suspend-param = <0x0>;
   entry-latency-us = <1000>;
   exit-latency-us = <1000>;
   min-residency-us = <3000>;
  };
 };

 memory@80000000 {
  device_type = "memory";
  reg = <0x0 0x80000000 0 0x80000000>;
        /* DRAM space 1, size: 2GiB DRAM */
 };

 reserved-memory {
  #address-cells = <2>;
  #size-cells = <2>;
  ranges;

  bman_fbpr: bman-fbpr {
   compatible = "shared-dma-pool";
   size = <0 0x1000000>;
   alignment = <0 0x1000000>;
   no-map;
  };

  qman_fqd: qman-fqd {
   compatible = "shared-dma-pool";
   size = <0 0x400000>;
   alignment = <0 0x400000>;
   no-map;
  };

  qman_pfdr: qman-pfdr {
   compatible = "shared-dma-pool";
   size = <0 0x2000000>;
   alignment = <0 0x2000000>;
   no-map;
  };
 };

 sysclk: sysclk {
  compatible = "fixed-clock";
  #clock-cells = <0>;
  clock-frequency = <100000000>;
  clock-output-names = "sysclk";
 };

 reboot {
  compatible = "syscon-reboot";
  regmap = <&dcfg>;
  offset = <0xb0>;
  mask = <0x02>;
 };

 thermal-zones {
  ddr-thermal {
   polling-delay-passive = <1000>;
   polling-delay = <5000>;
   thermal-sensors = <&tmu 0>;

   trips {
    ddr-ctrler-alert {
     temperature = <85000>;
     hysteresis = <2000>;
     type = "passive";
    };

    ddr-ctrler-crit {
     temperature = <95000>;
     hysteresis = <2000>;
     type = "critical";
    };
   };
  };

  serdes-thermal {
   polling-delay-passive = <1000>;
   polling-delay = <5000>;
   thermal-sensors = <&tmu 1>;

   trips {
    serdes-alert {
     temperature = <85000>;
     hysteresis = <2000>;
     type = "passive";
    };

    serdes-crit {
     temperature = <95000>;
     hysteresis = <2000>;
     type = "critical";
    };
   };
  };

  fman-thermal {
   polling-delay-passive = <1000>;
   polling-delay = <5000>;
   thermal-sensors = <&tmu 2>;

   trips {
    fman-alert {
     temperature = <85000>;
     hysteresis = <2000>;
     type = "passive";
    };

    fman-crit {
     temperature = <95000>;
     hysteresis = <2000>;
     type = "critical";
    };
   };
  };

  cluster-thermal {
   polling-delay-passive = <1000>;
   polling-delay = <5000>;
   thermal-sensors = <&tmu 3>;

   trips {
    core_cluster_alert: core-cluster-alert {
     temperature = <85000>;
     hysteresis = <2000>;
     type = "passive";
    };

    core_cluster_crit: core-cluster-crit {
     temperature = <95000>;
     hysteresis = <2000>;
     type = "critical";
    };
   };

   cooling-maps {
    map0 {
     trip = <&core_cluster_alert>;
     cooling-device =
      <&cpu0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
      <&cpu1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
      <&cpu2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
      <&cpu3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
    };
   };
  };

  sec-thermal {
   polling-delay-passive = <1000>;
   polling-delay = <5000>;
   thermal-sensors = <&tmu 4>;

   trips {
    sec-alert {
     temperature = <85000>;
     hysteresis = <2000>;
     type = "passive";
    };

    sec-crit {
     temperature = <95000>;
     hysteresis = <2000>;
     type = "critical";
    };
   };
  };
 };

 timer {
  compatible = "arm,armv8-timer";
  interrupts = <GIC_PPI 13 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>,
        <GIC_PPI 14 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>,
        <GIC_PPI 11 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>,
        <GIC_PPI 10 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>;
  fsl,erratum-a008585;
 };

 pmu {
  compatible = "arm,cortex-a53-pmu";
  interrupts = <GIC_SPI 106 IRQ_TYPE_LEVEL_HIGH>,
        <GIC_SPI 107 IRQ_TYPE_LEVEL_HIGH>,
        <GIC_SPI 95 IRQ_TYPE_LEVEL_HIGH>,
        <GIC_SPI 97 IRQ_TYPE_LEVEL_HIGH>;
  interrupt-affinity = <&cpu0>,
         <&cpu1>,
         <&cpu2>,
         <&cpu3>;
 };

 gic: interrupt-controller@1400000 {
  compatible = "arm,gic-400";
  #interrupt-cells = <3>;
  interrupt-controller;
  reg = <0x0 0x1401000 0 0x1000>, /* GICD */
        <0x0 0x1402000 0 0x2000>, /* GICC */
        <0x0 0x1404000 0 0x2000>, /* GICH */
        <0x0 0x1406000 0 0x2000>; /* GICV */
  interrupts = <GIC_PPI 9 (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>;
 };

 soc: soc {
  compatible = "simple-bus";
  #address-cells = <2>;
  #size-cells = <2>;
  ranges;
  dma-ranges = <0x0 0x0 0x0 0x0 0x10000 0x00000000>;
  dma-coherent;

  clockgen: clocking@1ee1000 {
   compatible = "fsl,ls1043a-clockgen";
   reg = <0x0 0x1ee1000 0x0 0x1000>;
   #clock-cells = <2>;
   clocks = <&sysclk>;
  };

  scfg: scfg@1570000 {
   compatible = "fsl,ls1043a-scfg", "syscon";
   reg = <0x0 0x1570000 0x0 0x10000>;
   big-endian;
   #address-cells = <1>;
   #size-cells = <1>;
   ranges = <0x0 0x0 0x1570000 0x10000>;

   extirq: interrupt-controller@1ac {
    compatible = "fsl,ls1043a-extirq";
    #interrupt-cells = <2>;
    #address-cells = <0>;
    interrupt-controller;
    reg = <0x1ac 4>;
    interrupt-map =
     <0 0 &gic GIC_SPI 131 IRQ_TYPE_LEVEL_HIGH>,
     <1 0 &gic GIC_SPI 132 IRQ_TYPE_LEVEL_HIGH>,
     <2 0 &gic GIC_SPI 133 IRQ_TYPE_LEVEL_HIGH>,
     <3 0 &gic GIC_SPI 135 IRQ_TYPE_LEVEL_HIGH>,
     <4 0 &gic GIC_SPI 136 IRQ_TYPE_LEVEL_HIGH>,
     <5 0 &gic GIC_SPI 137 IRQ_TYPE_LEVEL_HIGH>,
     <6 0 &gic GIC_SPI 145 IRQ_TYPE_LEVEL_HIGH>,
     <7 0 &gic GIC_SPI 146 IRQ_TYPE_LEVEL_HIGH>,
     <8 0 &gic GIC_SPI 147 IRQ_TYPE_LEVEL_HIGH>,
     <9 0 &gic GIC_SPI 149 IRQ_TYPE_LEVEL_HIGH>,
     <10 0 &gic GIC_SPI 150 IRQ_TYPE_LEVEL_HIGH>,
     <11 0 &gic GIC_SPI 151 IRQ_TYPE_LEVEL_HIGH>;
    interrupt-map-mask = <0xf 0x0>;
   };
  };

  crypto: crypto@1700000 {
   compatible = "fsl,sec-v5.4", "fsl,sec-v5.0",
         "fsl,sec-v4.0";
   fsl,sec-era = <3>;
   #address-cells = <1>;
   #size-cells = <1>;
   ranges = <0x0 0x00 0x1700000 0x100000>;
   reg = <0x00 0x1700000 0x0 0x100000>;
   interrupts = <GIC_SPI 75 IRQ_TYPE_LEVEL_HIGH>;
   dma-coherent;

   sec_jr0: jr@10000 {
    compatible = "fsl,sec-v5.4-job-ring",
          "fsl,sec-v5.0-job-ring",
          "fsl,sec-v4.0-job-ring";
    reg = <0x10000 0x10000>;
    interrupts = <GIC_SPI 71 IRQ_TYPE_LEVEL_HIGH>;
   };

   sec_jr1: jr@20000 {
    compatible = "fsl,sec-v5.4-job-ring",
          "fsl,sec-v5.0-job-ring",
          "fsl,sec-v4.0-job-ring";
    reg = <0x20000 0x10000>;
    interrupts = <GIC_SPI 72 IRQ_TYPE_LEVEL_HIGH>;
   };

   sec_jr2: jr@30000 {
    compatible = "fsl,sec-v5.4-job-ring",
          "fsl,sec-v5.0-job-ring",
          "fsl,sec-v4.0-job-ring";
    reg = <0x30000 0x10000>;
    interrupts = <GIC_SPI 73 IRQ_TYPE_LEVEL_HIGH>;
   };

   sec_jr3: jr@40000 {
    compatible = "fsl,sec-v5.4-job-ring",
          "fsl,sec-v5.0-job-ring",
          "fsl,sec-v4.0-job-ring";
    reg = <0x40000 0x10000>;
    interrupts = <GIC_SPI 74 IRQ_TYPE_LEVEL_HIGH>;
   };
  };

  sfp: efuse@1e80000 {
   compatible = "fsl,ls1021a-sfp";
   reg = <0x0 0x1e80000 0x0 0x10000>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(4)>;
   clock-names = "sfp";
  };

  dcfg: dcfg@1ee0000 {
   compatible = "fsl,ls1043a-dcfg", "syscon";
   reg = <0x0 0x1ee0000 0x0 0x1000>;
   big-endian;
  };

  ifc: memory-controller@1530000 {
   compatible = "fsl,ifc";
   reg = <0x0 0x1530000 0x0 0x10000>;
   interrupts = <GIC_SPI 43 IRQ_TYPE_LEVEL_HIGH>;
  };

  qspi: spi@1550000 {
   compatible = "fsl,ls1043a-qspi", "fsl,ls1021a-qspi";
   #address-cells = <1>;
   #size-cells = <0>;
   reg = <0x0 0x1550000 0x0 0x10000>,
    <0x0 0x40000000 0x0 0x4000000>;
   reg-names = "QuadSPI", "QuadSPI-memory";
   interrupts = <GIC_SPI 99 IRQ_TYPE_LEVEL_HIGH>;
   clock-names = "qspi_en", "qspi";
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>,
     <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   status = "disabled";
  };

  esdhc: mmc@1560000 {
   compatible = "fsl,ls1043a-esdhc", "fsl,esdhc";
   reg = <0x0 0x1560000 0x0 0x10000>;
   interrupts = <GIC_SPI 62 IRQ_TYPE_LEVEL_HIGH>;
   clock-frequency = <0>;
   voltage-ranges = <1800 1800 3300 3300>;
   sdhci,auto-cmd12;
   bus-width = <4>;
  };

  ddr: memory-controller@1080000 {
   compatible = "fsl,qoriq-memory-controller";
   reg = <0x0 0x1080000 0x0 0x1000>;
   interrupts = <GIC_SPI 144 IRQ_TYPE_LEVEL_HIGH>;
  };

  tmu: tmu@1f00000 {
   compatible = "fsl,qoriq-tmu";
   reg = <0x0 0x1f00000 0x0 0x10000>;
   interrupts = <GIC_SPI 33 IRQ_TYPE_LEVEL_HIGH>;
   fsl,tmu-range = <0xb0000 0x9002a 0x6004c 0x70062>;
   fsl,tmu-calibration =
     <0x00000000 0x00000023>,
     <0x00000001 0x0000002a>,
     <0x00000002 0x00000031>,
     <0x00000003 0x00000037>,
     <0x00000004 0x0000003e>,
     <0x00000005 0x00000044>,
     <0x00000006 0x0000004b>,
     <0x00000007 0x00000051>,
     <0x00000008 0x00000058>,
     <0x00000009 0x0000005e>,
     <0x0000000a 0x00000065>,
     <0x0000000b 0x0000006b>,

     <0x00010000 0x00000023>,
     <0x00010001 0x0000002b>,
     <0x00010002 0x00000033>,
     <0x00010003 0x0000003b>,
     <0x00010004 0x00000043>,
     <0x00010005 0x0000004b>,
     <0x00010006 0x00000054>,
     <0x00010007 0x0000005c>,
     <0x00010008 0x00000064>,
     <0x00010009 0x0000006c>,

     <0x00020000 0x00000021>,
     <0x00020001 0x0000002c>,
     <0x00020002 0x00000036>,
     <0x00020003 0x00000040>,
     <0x00020004 0x0000004b>,
     <0x00020005 0x00000055>,
     <0x00020006 0x0000005f>,

     <0x00030000 0x00000013>,
     <0x00030001 0x0000001d>,
     <0x00030002 0x00000028>,
     <0x00030003 0x00000032>,
     <0x00030004 0x0000003d>,
     <0x00030005 0x00000047>,
     <0x00030006 0x00000052>,
     <0x00030007 0x0000005c>;
   #thermal-sensor-cells = <1>;
  };

  qman: qman@1880000 {
   compatible = "fsl,qman";
   reg = <0x0 0x1880000 0x0 0x10000>;
   interrupts = <GIC_SPI 45 IRQ_TYPE_LEVEL_HIGH>;
   memory-region = <&qman_fqd &qman_pfdr>;
  };

  bman: bman@1890000 {
   compatible = "fsl,bman";
   reg = <0x0 0x1890000 0x0 0x10000>;
   interrupts = <GIC_SPI 45 IRQ_TYPE_LEVEL_HIGH>;
   memory-region = <&bman_fbpr>;
  };

  bportals: bman-portals-bus@508000000 {
   ranges = <0x0 0x5 0x08000000 0x8000000>;
  };

  qportals: qman-portals-bus@500000000 {
   ranges = <0x0 0x5 0x00000000 0x8000000>;
  };

  dspi0: spi@2100000 {
   compatible = "fsl,ls1043a-dspi", "fsl,ls1021a-v1.0-dspi";
   #address-cells = <1>;
   #size-cells = <0>;
   reg = <0x0 0x2100000 0x0 0x10000>;
   interrupts = <GIC_SPI 64 IRQ_TYPE_LEVEL_HIGH>;
   clock-names = "dspi";
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   spi-num-chipselects = <5>;
   big-endian;
   status = "disabled";
  };

  i2c0: i2c@2180000 {
   compatible = "fsl,ls1043a-i2c", "fsl,vf610-i2c";
   #address-cells = <1>;
   #size-cells = <0>;
   reg = <0x0 0x2180000 0x0 0x10000>;
   interrupts = <GIC_SPI 56 IRQ_TYPE_LEVEL_HIGH>;
   clock-names = "ipg";
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   dmas = <&edma0 1 38>,
          <&edma0 1 39>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  i2c1: i2c@2190000 {
   compatible = "fsl,ls1043a-i2c", "fsl,vf610-i2c";
   #address-cells = <1>;
   #size-cells = <0>;
   reg = <0x0 0x2190000 0x0 0x10000>;
   interrupts = <GIC_SPI 57 IRQ_TYPE_LEVEL_HIGH>;
   clock-names = "ipg";
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   scl-gpios = <&gpio4 2 (GPIO_ACTIVE_HIGH | GPIO_OPEN_DRAIN)>;
   dmas = <&edma0 1 36>,
          <&edma0 1 37>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  i2c2: i2c@21a0000 {
   compatible = "fsl,ls1043a-i2c", "fsl,vf610-i2c";
   #address-cells = <1>;
   #size-cells = <0>;
   reg = <0x0 0x21a0000 0x0 0x10000>;
   interrupts = <GIC_SPI 58 IRQ_TYPE_LEVEL_HIGH>;
   clock-names = "ipg";
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   scl-gpios = <&gpio4 10 (GPIO_ACTIVE_HIGH | GPIO_OPEN_DRAIN)>;
   dmas = <&edma0 1 34>,
          <&edma0 1 35>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  i2c3: i2c@21b0000 {
   compatible = "fsl,ls1043a-i2c", "fsl,vf610-i2c";
   #address-cells = <1>;
   #size-cells = <0>;
   reg = <0x0 0x21b0000 0x0 0x10000>;
   interrupts = <GIC_SPI 59 IRQ_TYPE_LEVEL_HIGH>;
   clock-names = "ipg";
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   scl-gpios = <&gpio4 12 (GPIO_ACTIVE_HIGH | GPIO_OPEN_DRAIN)>;
   dmas = <&edma0 1 40>,
          <&edma0 1 41>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  duart0: serial@21c0500 {
   compatible = "fsl,ns16550", "ns16550a";
   reg = <0x00 0x21c0500 0x0 0x100>;
   interrupts = <GIC_SPI 54 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
  };

  duart1: serial@21c0600 {
   compatible = "fsl,ns16550", "ns16550a";
   reg = <0x00 0x21c0600 0x0 0x100>;
   interrupts = <GIC_SPI 54 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
  };

  duart2: serial@21d0500 {
   compatible = "fsl,ns16550", "ns16550a";
   reg = <0x0 0x21d0500 0x0 0x100>;
   interrupts = <GIC_SPI 55 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
  };

  duart3: serial@21d0600 {
   compatible = "fsl,ns16550", "ns16550a";
   reg = <0x0 0x21d0600 0x0 0x100>;
   interrupts = <GIC_SPI 55 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
  };

  gpio1: gpio@2300000 {
   compatible = "fsl,ls1043a-gpio", "fsl,qoriq-gpio";
   reg = <0x0 0x2300000 0x0 0x10000>;
   interrupts = <GIC_SPI 66 IRQ_TYPE_LEVEL_HIGH>;
   gpio-controller;
   #gpio-cells = <2>;
   interrupt-controller;
   #interrupt-cells = <2>;
  };

  gpio2: gpio@2310000 {
   compatible = "fsl,ls1043a-gpio", "fsl,qoriq-gpio";
   reg = <0x0 0x2310000 0x0 0x10000>;
   interrupts = <GIC_SPI 67 IRQ_TYPE_LEVEL_HIGH>;
   gpio-controller;
   #gpio-cells = <2>;
   interrupt-controller;
   #interrupt-cells = <2>;
  };

  gpio3: gpio@2320000 {
   compatible = "fsl,ls1043a-gpio", "fsl,qoriq-gpio";
   reg = <0x0 0x2320000 0x0 0x10000>;
   interrupts = <GIC_SPI 68 IRQ_TYPE_LEVEL_HIGH>;
   gpio-controller;
   #gpio-cells = <2>;
   interrupt-controller;
   #interrupt-cells = <2>;
  };

  gpio4: gpio@2330000 {
   compatible = "fsl,ls1043a-gpio", "fsl,qoriq-gpio";
   reg = <0x0 0x2330000 0x0 0x10000>;
   interrupts = <GIC_SPI 134 IRQ_TYPE_LEVEL_HIGH>;
   gpio-controller;
   #gpio-cells = <2>;
   interrupt-controller;
   #interrupt-cells = <2>;
  };

  uqe: uqe-bus@2400000 {
   #address-cells = <1>;
   #size-cells = <1>;
   compatible = "fsl,qe", "simple-bus";
   ranges = <0x0 0x0 0x2400000 0x40000>;
   reg = <0x0 0x2400000 0x0 0x480>;
   brg-frequency = <100000000>;
   bus-frequency = <200000000>;
   fsl,qe-num-riscs = <1>;
   fsl,qe-num-snums = <28>;

   qeic: qeic@80 {
    compatible = "fsl,qe-ic";
    reg = <0x80 0x80>;
    interrupt-controller;
    #interrupt-cells = <1>;
    interrupts = <GIC_SPI 77 IRQ_TYPE_LEVEL_HIGH>,
          <GIC_SPI 77 IRQ_TYPE_LEVEL_HIGH>;
   };

   si1: si@700 {
    compatible = "fsl,ls1043-qe-si",
      "fsl,t1040-qe-si";
    reg = <0x700 0x80>;
   };

   siram1: siram@1000 {
    compatible = "fsl,ls1043-qe-siram",
      "fsl,t1040-qe-siram";
    reg = <0x1000 0x800>;
   };

   ucc@2000 {
    cell-index = <1>;
    reg = <0x2000 0x200>;
    interrupts = <32>;
    interrupt-parent = <&qeic>;
   };

   ucc@2200 {
    cell-index = <3>;
    reg = <0x2200 0x200>;
    interrupts = <34>;
    interrupt-parent = <&qeic>;
   };

   muram@10000 {
    #address-cells = <1>;
    #size-cells = <1>;
    compatible = "fsl,qe-muram", "fsl,cpm-muram";
    ranges = <0x0 0x10000 0x6000>;

    data-only@0 {
     compatible = "fsl,qe-muram-data",
     "fsl,cpm-muram-data";
     reg = <0x0 0x6000>;
    };
   };
  };

  lpuart0: serial@2950000 {
   compatible = "fsl,ls1021a-lpuart";
   reg = <0x0 0x2950000 0x0 0x1000>;
   interrupts = <GIC_SPI 48 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_SYSCLK 0>;
   clock-names = "ipg";
   dmas = <&edma0 1 32>,
          <&edma0 1 33>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  lpuart1: serial@2960000 {
   compatible = "fsl,ls1021a-lpuart";
   reg = <0x0 0x2960000 0x0 0x1000>;
   interrupts = <GIC_SPI 49 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   clock-names = "ipg";
   dmas = <&edma0 1 30>,
          <&edma0 1 31>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  lpuart2: serial@2970000 {
   compatible = "fsl,ls1021a-lpuart";
   reg = <0x0 0x2970000 0x0 0x1000>;
   interrupts = <GIC_SPI 50 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   clock-names = "ipg";
   dmas = <&edma0 1 28>,
          <&edma0 1 29>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  lpuart3: serial@2980000 {
   compatible = "fsl,ls1021a-lpuart";
   reg = <0x0 0x2980000 0x0 0x1000>;
   interrupts = <GIC_SPI 51 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   clock-names = "ipg";
   dmas = <&edma0 1 26>,
          <&edma0 1 27>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  lpuart4: serial@2990000 {
   compatible = "fsl,ls1021a-lpuart";
   reg = <0x0 0x2990000 0x0 0x1000>;
   interrupts = <GIC_SPI 52 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   clock-names = "ipg";
   dmas = <&edma0 1 24>,
          <&edma0 1 25>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  lpuart5: serial@29a0000 {
   compatible = "fsl,ls1021a-lpuart";
   reg = <0x0 0x29a0000 0x0 0x1000>;
   interrupts = <GIC_SPI 53 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   clock-names = "ipg";
   dmas = <&edma0 1 22>,
          <&edma0 1 23>;
   dma-names = "rx", "tx";
   status = "disabled";
  };

  wdog0: watchdog@2ad0000 {
   compatible = "fsl,ls1043a-wdt", "fsl,imx21-wdt";
   reg = <0x0 0x2ad0000 0x0 0x10000>;
   interrupts = <GIC_SPI 83 IRQ_TYPE_LEVEL_HIGH>;
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
   big-endian;
  };

  edma0: dma-controller@2c00000 {
   #dma-cells = <2>;
   compatible = "fsl,vf610-edma";
   reg = <0x0 0x2c00000 0x0 0x10000>,
         <0x0 0x2c10000 0x0 0x10000>,
         <0x0 0x2c20000 0x0 0x10000>;
   interrupts = <GIC_SPI 103 IRQ_TYPE_LEVEL_HIGH>,
         <GIC_SPI 103 IRQ_TYPE_LEVEL_HIGH>;
   interrupt-names = "edma-tx", "edma-err";
   dma-channels = <32>;
   big-endian;
   clock-names = "dmamux0", "dmamux1";
   clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>,
     <&clockgen QORIQ_CLK_PLATFORM_PLL
         QORIQ_CLK_PLL_DIV(1)>;
  };

  aux_bus: bus {
   #address-cells = <2>;
   #size-cells = <2>;
   compatible = "simple-bus";
   ranges;
   dma-ranges = <0x0 0x0 0x0 0x0 0x100 0x00000000>;

   usb0: usb@2f00000 {
    compatible = "snps,dwc3";
    reg = <0x0 0x2f00000 0x0 0x10000>;
    interrupts = <GIC_SPI 60 IRQ_TYPE_LEVEL_HIGH>;
    dr_mode = "host";
    snps,quirk-frame-length-adjustment = <0x20>;
    snps,dis_rxdet_inp3_quirk;
    usb3-lpm-capable;
    snps,incr-burst-type-adjustment = <1>, <4>, <8>, <16>;
    status = "disabled";
   };

   usb1: usb@3000000 {
    compatible = "snps,dwc3";
    reg = <0x0 0x3000000 0x0 0x10000>;
    interrupts = <GIC_SPI 61 IRQ_TYPE_LEVEL_HIGH>;
    dr_mode = "host";
    snps,quirk-frame-length-adjustment = <0x20>;
    snps,dis_rxdet_inp3_quirk;
    usb3-lpm-capable;
    snps,incr-burst-type-adjustment = <1>, <4>, <8>, <16>;
    status = "disabled";
   };

   usb2: usb@3100000 {
    compatible = "snps,dwc3";
    reg = <0x0 0x3100000 0x0 0x10000>;
    interrupts = <GIC_SPI 63 IRQ_TYPE_LEVEL_HIGH>;
    dr_mode = "host";
    snps,quirk-frame-length-adjustment = <0x20>;
    snps,dis_rxdet_inp3_quirk;
    usb3-lpm-capable;
    snps,incr-burst-type-adjustment = <1>, <4>, <8>, <16>;
    status = "disabled";
   };

   sata: sata@3200000 {
    compatible = "fsl,ls1043a-ahci";
    reg = <0x0 0x3200000 0x0 0x10000>,
     <0x0 0x20140520 0x0 0x4>;
    reg-names = "ahci", "sata-ecc";
    interrupts = <GIC_SPI 69 IRQ_TYPE_LEVEL_HIGH>;
    clocks = <&clockgen QORIQ_CLK_PLATFORM_PLL
          QORIQ_CLK_PLL_DIV(1)>;
    dma-coherent;
   };
  };

  msi1: msi-controller1@1571000 {
   compatible = "fsl,ls1043a-msi";
   reg = <0x0 0x1571000 0x0 0x8>;
   msi-controller;
   interrupts = <GIC_SPI 116 IRQ_TYPE_LEVEL_HIGH>;
  };

  msi2: msi-controller2@1572000 {
   compatible = "fsl,ls1043a-msi";
   reg = <0x0 0x1572000 0x0 0x8>;
   msi-controller;
   interrupts = <GIC_SPI 126 IRQ_TYPE_LEVEL_HIGH>;
  };

  msi3: msi-controller3@1573000 {
   compatible = "fsl,ls1043a-msi";
   reg = <0x0 0x1573000 0x0 0x8>;
   msi-controller;
   interrupts = <GIC_SPI 160 IRQ_TYPE_LEVEL_HIGH>;
  };

  pcie1: pcie@3400000 {
   compatible = "fsl,ls1043a-pcie";
   reg = <0x00 0x03400000 0x0 0x00100000>, /* controller registers */
         <0x40 0x00000000 0x0 0x00002000>; /* configuration space */
   reg-names = "regs", "config";
   interrupts = <GIC_SPI 117 IRQ_TYPE_LEVEL_HIGH>,
         <GIC_SPI 118 IRQ_TYPE_LEVEL_HIGH>;
   interrupt-names = "pme", "aer";
   #address-cells = <3>;
   #size-cells = <2>;
   device_type = "pci";
   num-viewport = <6>;
   bus-range = <0x0 0xff>;
   ranges = <0x81000000 0x0 0x00000000 0x40 0x00010000 0x0 0x00010000   /* downstream I/O */
      0x82000000 0x0 0x40000000 0x40 0x40000000 0x0 0x40000000>; /* non-prefetchable memory */
   msi-parent = <&msi1>, <&msi2>, <&msi3>;
   #interrupt-cells = <1>;
   interrupt-map-mask = <0 0 0 7>;
   interrupt-map = <0000 0 0 1 &gic 0 110 0x4>,
     <0000 0 0 2 &gic 0 111 0x4>,
     <0000 0 0 3 &gic 0 112 0x4>,
     <0000 0 0 4 &gic 0 113 0x4>;
   fsl,pcie-scfg = <&scfg 0>;
   big-endian;
   status = "disabled";
  };

  pcie2: pcie@3500000 {
   compatible = "fsl,ls1043a-pcie";
   reg = <0x00 0x03500000 0x0 0x00100000>, /* controller registers */
         <0x48 0x00000000 0x0 0x00002000>; /* configuration space */
   reg-names = "regs", "config";
   interrupts = <GIC_SPI 127 IRQ_TYPE_LEVEL_HIGH>,
         <GIC_SPI 128 IRQ_TYPE_LEVEL_HIGH>;
   interrupt-names = "pme", "aer";
   #address-cells = <3>;
   #size-cells = <2>;
   device_type = "pci";
   num-viewport = <6>;
   bus-range = <0x0 0xff>;
   ranges = <0x81000000 0x0 0x00000000 0x48 0x00010000 0x0 0x00010000   /* downstream I/O */
      0x82000000 0x0 0x40000000 0x48 0x40000000 0x0 0x40000000>; /* non-prefetchable memory */
   msi-parent = <&msi1>, <&msi2>, <&msi3>;
   #interrupt-cells = <1>;
   interrupt-map-mask = <0 0 0 7>;
   interrupt-map = <0000 0 0 1 &gic 0 120  0x4>,
     <0000 0 0 2 &gic 0 121 0x4>,
     <0000 0 0 3 &gic 0 122 0x4>,
     <0000 0 0 4 &gic 0 123 0x4>;
   fsl,pcie-scfg = <&scfg 1>;
   big-endian;
   status = "disabled";
  };

  pcie3: pcie@3600000 {
   compatible = "fsl,ls1043a-pcie";
   reg = <0x00 0x03600000 0x0 0x00100000>, /* controller registers */
         <0x50 0x00000000 0x0 0x00002000>; /* configuration space */
   reg-names = "regs", "config";
   interrupts = <GIC_SPI 161 IRQ_TYPE_LEVEL_HIGH>,
         <GIC_SPI 162 IRQ_TYPE_LEVEL_HIGH>;
   interrupt-names = "pme", "aer";
   #address-cells = <3>;
   #size-cells = <2>;
   device_type = "pci";
   num-viewport = <6>;
   bus-range = <0x0 0xff>;
   ranges = <0x81000000 0x0 0x00000000 0x50 0x00010000 0x0 0x00010000   /* downstream I/O */
      0x82000000 0x0 0x40000000 0x50 0x40000000 0x0 0x40000000>; /* non-prefetchable memory */
   msi-parent = <&msi1>, <&msi2>, <&msi3>;
   #interrupt-cells = <1>;
   interrupt-map-mask = <0 0 0 7>;
   interrupt-map = <0000 0 0 1 &gic 0 154 0x4>,
     <0000 0 0 2 &gic 0 155 0x4>,
     <0000 0 0 3 &gic 0 156 0x4>,
     <0000 0 0 4 &gic 0 157 0x4>;
   fsl,pcie-scfg = <&scfg 2>;
   big-endian;
   status = "disabled";
  };

  qdma: dma-controller@8380000 {
   compatible = "fsl,ls1043a-qdma", "fsl,ls1021a-qdma";
   reg = <0x0 0x8380000 0x0 0x1000>, /* Controller regs */
         <0x0 0x8390000 0x0 0x10000>, /* Status regs */
         <0x0 0x83a0000 0x0 0x40000>; /* Block regs */
   interrupts = <GIC_SPI 153 IRQ_TYPE_LEVEL_HIGH>,
         <GIC_SPI 39 IRQ_TYPE_LEVEL_HIGH>,
         <GIC_SPI 40 IRQ_TYPE_LEVEL_HIGH>,
         <GIC_SPI 41 IRQ_TYPE_LEVEL_HIGH>,
         <GIC_SPI 42 IRQ_TYPE_LEVEL_HIGH>;
   interrupt-names = "qdma-error", "qdma-queue0",
    "qdma-queue1", "qdma-queue2", "qdma-queue3";
   #dma-cells = <1>;
   dma-channels = <8>;
   block-number = <1>;
   block-offset = <0x10000>;
   fsl,dma-queues = <2>;
   status-sizes = <64>;
   queue-sizes = <64 64>;
   big-endian;
  };

  rcpm: wakeup-controller@1ee2140 {
   compatible = "fsl,ls1043a-rcpm", "fsl,qoriq-rcpm-2.1+";
   reg = <0x0 0x1ee2140 0x0 0x4>;
   #fsl,rcpm-wakeup-cells = <1>;
  };

  ftm_alarm0: rtc@29d0000 {
   compatible = "fsl,ls1043a-ftm-alarm";
   reg = <0x0 0x29d0000 0x0 0x10000>;
   fsl,rcpm-wakeup = <&rcpm 0x20000>;
   interrupts = <GIC_SPI 86 IRQ_TYPE_LEVEL_HIGH>;
   big-endian;
  };
 };

 firmware {
  optee {
   compatible = "linaro,optee-tz";
   method = "smc";
  };
 };

};

#include "qoriq-qman-portals.dtsi"
#include "qoriq-bman-portals.dtsi"