Quelle  ocelot.h   Sprache: C

/* SPDX-License-Identifier: (GPL-2.0 OR MIT) */
/* Copyright (c) 2017 Microsemi Corporation
 */

#ifndef _SOC_MSCC_OCELOT_H
#define _SOC_MSCC_OCELOT_H

#include <linux/ptp_clock_kernel.h>
#include <linux/net_tstamp.h>
#include <linux/if_vlan.h>
#include <linux/regmap.h>
#include <net/dsa.h>

struct tc_mqprio_qopt_offload;

/* Port Group IDs (PGID) are masks of destination ports.
 *
 * For L2 forwarding, the switch performs 3 lookups in the PGID table for each
 * frame, and forwards the frame to the ports that are present in the logical
 * AND of all 3 PGIDs.
 *
 * These PGID lookups are:
 * - In one of PGID[0-63]: for the destination masks. There are 2 paths by
 *   which the switch selects a destination PGID:
 *     - The {DMAC, VID} is present in the MAC table. In that case, the
 *       destination PGID is given by the DEST_IDX field of the MAC table entry
 *       that matched.
 *     - The {DMAC, VID} is not present in the MAC table (it is unknown). The
 *       frame is disseminated as being either unicast, multicast or broadcast,
 *       and according to that, the destination PGID is chosen as being the
 *       value contained by ANA_FLOODING_FLD_UNICAST,
 *       ANA_FLOODING_FLD_MULTICAST or ANA_FLOODING_FLD_BROADCAST.
 *   The destination PGID can be an unicast set: the first PGIDs, 0 to
 *   ocelot->num_phys_ports - 1, or a multicast set: the PGIDs from
 *   ocelot->num_phys_ports to 63. By convention, a unicast PGID corresponds to
 *   a physical port and has a single bit set in the destination ports mask:
 *   that corresponding to the port number itself. In contrast, a multicast
 *   PGID will have potentially more than one single bit set in the destination
 *   ports mask.
 * - In one of PGID[64-79]: for the aggregation mask. The switch classifier
 *   dissects each frame and generates a 4-bit Link Aggregation Code which is
 *   used for this second PGID table lookup. The goal of link aggregation is to
 *   hash multiple flows within the same LAG on to different destination ports.
 *   The first lookup will result in a PGID with all the LAG members present in
 *   the destination ports mask, and the second lookup, by Link Aggregation
 *   Code, will ensure that each flow gets forwarded only to a single port out
 *   of that mask (there are no duplicates).
 * - In one of PGID[80-90]: for the source mask. The third time, the PGID table
 *   is indexed with the ingress port (plus 80). These PGIDs answer the
 *   question "is port i allowed to forward traffic to port j?" If yes, then
 *   BIT(j) of PGID 80+i will be found set. The third PGID lookup can be used
 *   to enforce the L2 forwarding matrix imposed by e.g. a Linux bridge.
 */

/* Reserve some destination PGIDs at the end of the range:
 * PGID_BLACKHOLE: used for not forwarding the frames
 * PGID_CPU: used for whitelisting certain MAC addresses, such as the addresses
 *           of the switch port net devices, towards the CPU port module.
 * PGID_UC: the flooding destinations for unknown unicast traffic.
 * PGID_MC: the flooding destinations for non-IP multicast traffic.
 * PGID_MCIPV4: the flooding destinations for IPv4 multicast traffic.
 * PGID_MCIPV6: the flooding destinations for IPv6 multicast traffic.
 * PGID_BC: the flooding destinations for broadcast traffic.
 */
#define PGID_BLACKHOLE   57
#define PGID_CPU   58
#define PGID_UC    59
#define PGID_MC    60
#define PGID_MCIPV4   61
#define PGID_MCIPV6   62
#define PGID_BC    63

#define for_each_unicast_dest_pgid(ocelot, pgid)  \
 for ((pgid) = 0;     \
      (pgid) < (ocelot)->num_phys_ports;   \
      (pgid)++)

#define for_each_nonreserved_multicast_dest_pgid(ocelot, pgid) \
 for ((pgid) = (ocelot)->num_phys_ports + 1;  \
      (pgid) < PGID_BLACKHOLE;    \
      (pgid)++)

#define for_each_aggr_pgid(ocelot, pgid)   \
 for ((pgid) = PGID_AGGR;    \
      (pgid) < PGID_SRC;     \
      (pgid)++)

/* Aggregation PGIDs, one per Link Aggregation Code */
#define PGID_AGGR   64

/* Source PGIDs, one per physical port */
#define PGID_SRC   80

#define OCELOT_NUM_TC   8

#define OCELOT_SPEED_2500  0
#define OCELOT_SPEED_1000  1
#define OCELOT_SPEED_100  2
#define OCELOT_SPEED_10   3

#define OCELOT_PTP_PINS_NUM  4

#define TARGET_OFFSET   24
#define REG_MASK   GENMASK(TARGET_OFFSET - 1, 0)
#define REG(reg, offset)  [reg & REG_MASK] = offset

#define REG_RESERVED_ADDR  0xffffffff
#define REG_RESERVED(reg)  REG(reg, REG_RESERVED_ADDR)

enum ocelot_target {
 ANA = 1,
 QS,
 QSYS,
 REW,
 SYS,
 S0,
 S1,
 S2,
 HSIO,
 PTP,
 FDMA,
 GCB,
 DEV_GMII,
 TARGET_MAX,
};

enum ocelot_reg {
 ANA_ADVLEARN = ANA << TARGET_OFFSET,
 ANA_VLANMASK,
 ANA_PORT_B_DOMAIN,
 ANA_ANAGEFIL,
 ANA_ANEVENTS,
 ANA_STORMLIMIT_BURST,
 ANA_STORMLIMIT_CFG,
 ANA_ISOLATED_PORTS,
 ANA_COMMUNITY_PORTS,
 ANA_AUTOAGE,
 ANA_MACTOPTIONS,
 ANA_LEARNDISC,
 ANA_AGENCTRL,
 ANA_MIRRORPORTS,
 ANA_EMIRRORPORTS,
 ANA_FLOODING,
 ANA_FLOODING_IPMC,
 ANA_SFLOW_CFG,
 ANA_PORT_MODE,
 ANA_CUT_THRU_CFG,
 ANA_PGID_PGID,
 ANA_TABLES_ANMOVED,
 ANA_TABLES_MACHDATA,
 ANA_TABLES_MACLDATA,
 ANA_TABLES_STREAMDATA,
 ANA_TABLES_MACACCESS,
 ANA_TABLES_MACTINDX,
 ANA_TABLES_VLANACCESS,
 ANA_TABLES_VLANTIDX,
 ANA_TABLES_ISDXACCESS,
 ANA_TABLES_ISDXTIDX,
 ANA_TABLES_ENTRYLIM,
 ANA_TABLES_PTP_ID_HIGH,
 ANA_TABLES_PTP_ID_LOW,
 ANA_TABLES_STREAMACCESS,
 ANA_TABLES_STREAMTIDX,
 ANA_TABLES_SEQ_HISTORY,
 ANA_TABLES_SEQ_MASK,
 ANA_TABLES_SFID_MASK,
 ANA_TABLES_SFIDACCESS,
 ANA_TABLES_SFIDTIDX,
 ANA_MSTI_STATE,
 ANA_OAM_UPM_LM_CNT,
 ANA_SG_ACCESS_CTRL,
 ANA_SG_CONFIG_REG_1,
 ANA_SG_CONFIG_REG_2,
 ANA_SG_CONFIG_REG_3,
 ANA_SG_CONFIG_REG_4,
 ANA_SG_CONFIG_REG_5,
 ANA_SG_GCL_GS_CONFIG,
 ANA_SG_GCL_TI_CONFIG,
 ANA_SG_STATUS_REG_1,
 ANA_SG_STATUS_REG_2,
 ANA_SG_STATUS_REG_3,
 ANA_PORT_VLAN_CFG,
 ANA_PORT_DROP_CFG,
 ANA_PORT_QOS_CFG,
 ANA_PORT_VCAP_CFG,
 ANA_PORT_VCAP_S1_KEY_CFG,
 ANA_PORT_VCAP_S2_CFG,
 ANA_PORT_PCP_DEI_MAP,
 ANA_PORT_CPU_FWD_CFG,
 ANA_PORT_CPU_FWD_BPDU_CFG,
 ANA_PORT_CPU_FWD_GARP_CFG,
 ANA_PORT_CPU_FWD_CCM_CFG,
 ANA_PORT_PORT_CFG,
 ANA_PORT_POL_CFG,
 ANA_PORT_PTP_CFG,
 ANA_PORT_PTP_DLY1_CFG,
 ANA_PORT_PTP_DLY2_CFG,
 ANA_PORT_SFID_CFG,
 ANA_PFC_PFC_CFG,
 ANA_PFC_PFC_TIMER,
 ANA_IPT_OAM_MEP_CFG,
 ANA_IPT_IPT,
 ANA_PPT_PPT,
 ANA_FID_MAP_FID_MAP,
 ANA_AGGR_CFG,
 ANA_CPUQ_CFG,
 ANA_CPUQ_CFG2,
 ANA_CPUQ_8021_CFG,
 ANA_DSCP_CFG,
 ANA_DSCP_REWR_CFG,
 ANA_VCAP_RNG_TYPE_CFG,
 ANA_VCAP_RNG_VAL_CFG,
 ANA_VRAP_CFG,
 ANA_VRAP_HDR_DATA,
 ANA_VRAP_HDR_MASK,
 ANA_DISCARD_CFG,
 ANA_FID_CFG,
 ANA_POL_PIR_CFG,
 ANA_POL_CIR_CFG,
 ANA_POL_MODE_CFG,
 ANA_POL_PIR_STATE,
 ANA_POL_CIR_STATE,
 ANA_POL_STATE,
 ANA_POL_FLOWC,
 ANA_POL_HYST,
 ANA_POL_MISC_CFG,
 QS_XTR_GRP_CFG = QS << TARGET_OFFSET,
 QS_XTR_RD,
 QS_XTR_FRM_PRUNING,
 QS_XTR_FLUSH,
 QS_XTR_DATA_PRESENT,
 QS_XTR_CFG,
 QS_INJ_GRP_CFG,
 QS_INJ_WR,
 QS_INJ_CTRL,
 QS_INJ_STATUS,
 QS_INJ_ERR,
 QS_INH_DBG,
 QSYS_PORT_MODE = QSYS << TARGET_OFFSET,
 QSYS_SWITCH_PORT_MODE,
 QSYS_STAT_CNT_CFG,
 QSYS_EEE_CFG,
 QSYS_EEE_THRES,
 QSYS_IGR_NO_SHARING,
 QSYS_EGR_NO_SHARING,
 QSYS_SW_STATUS,
 QSYS_EXT_CPU_CFG,
 QSYS_PAD_CFG,
 QSYS_CPU_GROUP_MAP,
 QSYS_QMAP,
 QSYS_ISDX_SGRP,
 QSYS_TIMED_FRAME_ENTRY,
 QSYS_TFRM_MISC,
 QSYS_TFRM_PORT_DLY,
 QSYS_TFRM_TIMER_CFG_1,
 QSYS_TFRM_TIMER_CFG_2,
 QSYS_TFRM_TIMER_CFG_3,
 QSYS_TFRM_TIMER_CFG_4,
 QSYS_TFRM_TIMER_CFG_5,
 QSYS_TFRM_TIMER_CFG_6,
 QSYS_TFRM_TIMER_CFG_7,
 QSYS_TFRM_TIMER_CFG_8,
 QSYS_RED_PROFILE,
 QSYS_RES_QOS_MODE,
 QSYS_RES_CFG,
 QSYS_RES_STAT,
 QSYS_EGR_DROP_MODE,
 QSYS_EQ_CTRL,
 QSYS_EVENTS_CORE,
 QSYS_QMAXSDU_CFG_0,
 QSYS_QMAXSDU_CFG_1,
 QSYS_QMAXSDU_CFG_2,
 QSYS_QMAXSDU_CFG_3,
 QSYS_QMAXSDU_CFG_4,
 QSYS_QMAXSDU_CFG_5,
 QSYS_QMAXSDU_CFG_6,
 QSYS_QMAXSDU_CFG_7,
 QSYS_PREEMPTION_CFG,
 QSYS_CIR_CFG,
 QSYS_EIR_CFG,
 QSYS_SE_CFG,
 QSYS_SE_DWRR_CFG,
 QSYS_SE_CONNECT,
 QSYS_SE_DLB_SENSE,
 QSYS_CIR_STATE,
 QSYS_EIR_STATE,
 QSYS_SE_STATE,
 QSYS_HSCH_MISC_CFG,
 QSYS_TAG_CONFIG,
 QSYS_TAS_PARAM_CFG_CTRL,
 QSYS_PORT_MAX_SDU,
 QSYS_PARAM_CFG_REG_1,
 QSYS_PARAM_CFG_REG_2,
 QSYS_PARAM_CFG_REG_3,
 QSYS_PARAM_CFG_REG_4,
 QSYS_PARAM_CFG_REG_5,
 QSYS_GCL_CFG_REG_1,
 QSYS_GCL_CFG_REG_2,
 QSYS_PARAM_STATUS_REG_1,
 QSYS_PARAM_STATUS_REG_2,
 QSYS_PARAM_STATUS_REG_3,
 QSYS_PARAM_STATUS_REG_4,
 QSYS_PARAM_STATUS_REG_5,
 QSYS_PARAM_STATUS_REG_6,
 QSYS_PARAM_STATUS_REG_7,
 QSYS_PARAM_STATUS_REG_8,
 QSYS_PARAM_STATUS_REG_9,
 QSYS_GCL_STATUS_REG_1,
 QSYS_GCL_STATUS_REG_2,
 REW_PORT_VLAN_CFG = REW << TARGET_OFFSET,
 REW_TAG_CFG,
 REW_PORT_CFG,
 REW_DSCP_CFG,
 REW_PCP_DEI_QOS_MAP_CFG,
 REW_PTP_CFG,
 REW_PTP_DLY1_CFG,
 REW_RED_TAG_CFG,
 REW_DSCP_REMAP_DP1_CFG,
 REW_DSCP_REMAP_CFG,
 REW_STAT_CFG,
 REW_REW_STICKY,
 REW_PPT,
 SYS_COUNT_RX_OCTETS = SYS << TARGET_OFFSET,
 SYS_COUNT_RX_UNICAST,
 SYS_COUNT_RX_MULTICAST,
 SYS_COUNT_RX_BROADCAST,
 SYS_COUNT_RX_SHORTS,
 SYS_COUNT_RX_FRAGMENTS,
 SYS_COUNT_RX_JABBERS,
 SYS_COUNT_RX_CRC_ALIGN_ERRS,
 SYS_COUNT_RX_SYM_ERRS,
 SYS_COUNT_RX_64,
 SYS_COUNT_RX_65_127,
 SYS_COUNT_RX_128_255,
 SYS_COUNT_RX_256_511,
 SYS_COUNT_RX_512_1023,
 SYS_COUNT_RX_1024_1526,
 SYS_COUNT_RX_1527_MAX,
 SYS_COUNT_RX_PAUSE,
 SYS_COUNT_RX_CONTROL,
 SYS_COUNT_RX_LONGS,
 SYS_COUNT_RX_CLASSIFIED_DROPS,
 SYS_COUNT_RX_RED_PRIO_0,
 SYS_COUNT_RX_RED_PRIO_1,
 SYS_COUNT_RX_RED_PRIO_2,
 SYS_COUNT_RX_RED_PRIO_3,
 SYS_COUNT_RX_RED_PRIO_4,
 SYS_COUNT_RX_RED_PRIO_5,
 SYS_COUNT_RX_RED_PRIO_6,
 SYS_COUNT_RX_RED_PRIO_7,
 SYS_COUNT_RX_YELLOW_PRIO_0,
 SYS_COUNT_RX_YELLOW_PRIO_1,
 SYS_COUNT_RX_YELLOW_PRIO_2,
 SYS_COUNT_RX_YELLOW_PRIO_3,
 SYS_COUNT_RX_YELLOW_PRIO_4,
 SYS_COUNT_RX_YELLOW_PRIO_5,
 SYS_COUNT_RX_YELLOW_PRIO_6,
 SYS_COUNT_RX_YELLOW_PRIO_7,
 SYS_COUNT_RX_GREEN_PRIO_0,
 SYS_COUNT_RX_GREEN_PRIO_1,
 SYS_COUNT_RX_GREEN_PRIO_2,
 SYS_COUNT_RX_GREEN_PRIO_3,
 SYS_COUNT_RX_GREEN_PRIO_4,
 SYS_COUNT_RX_GREEN_PRIO_5,
 SYS_COUNT_RX_GREEN_PRIO_6,
 SYS_COUNT_RX_GREEN_PRIO_7,
 SYS_COUNT_RX_ASSEMBLY_ERRS,
 SYS_COUNT_RX_SMD_ERRS,
 SYS_COUNT_RX_ASSEMBLY_OK,
 SYS_COUNT_RX_MERGE_FRAGMENTS,
 SYS_COUNT_RX_PMAC_OCTETS,
 SYS_COUNT_RX_PMAC_UNICAST,
 SYS_COUNT_RX_PMAC_MULTICAST,
 SYS_COUNT_RX_PMAC_BROADCAST,
 SYS_COUNT_RX_PMAC_SHORTS,
 SYS_COUNT_RX_PMAC_FRAGMENTS,
 SYS_COUNT_RX_PMAC_JABBERS,
 SYS_COUNT_RX_PMAC_CRC_ALIGN_ERRS,
 SYS_COUNT_RX_PMAC_SYM_ERRS,
 SYS_COUNT_RX_PMAC_64,
 SYS_COUNT_RX_PMAC_65_127,
 SYS_COUNT_RX_PMAC_128_255,
 SYS_COUNT_RX_PMAC_256_511,
 SYS_COUNT_RX_PMAC_512_1023,
 SYS_COUNT_RX_PMAC_1024_1526,
 SYS_COUNT_RX_PMAC_1527_MAX,
 SYS_COUNT_RX_PMAC_PAUSE,
 SYS_COUNT_RX_PMAC_CONTROL,
 SYS_COUNT_RX_PMAC_LONGS,
 SYS_COUNT_TX_OCTETS,
 SYS_COUNT_TX_UNICAST,
 SYS_COUNT_TX_MULTICAST,
 SYS_COUNT_TX_BROADCAST,
 SYS_COUNT_TX_COLLISION,
 SYS_COUNT_TX_DROPS,
 SYS_COUNT_TX_PAUSE,
 SYS_COUNT_TX_64,
 SYS_COUNT_TX_65_127,
 SYS_COUNT_TX_128_255,
 SYS_COUNT_TX_256_511,
 SYS_COUNT_TX_512_1023,
 SYS_COUNT_TX_1024_1526,
 SYS_COUNT_TX_1527_MAX,
 SYS_COUNT_TX_YELLOW_PRIO_0,
 SYS_COUNT_TX_YELLOW_PRIO_1,
 SYS_COUNT_TX_YELLOW_PRIO_2,
 SYS_COUNT_TX_YELLOW_PRIO_3,
 SYS_COUNT_TX_YELLOW_PRIO_4,
 SYS_COUNT_TX_YELLOW_PRIO_5,
 SYS_COUNT_TX_YELLOW_PRIO_6,
 SYS_COUNT_TX_YELLOW_PRIO_7,
 SYS_COUNT_TX_GREEN_PRIO_0,
 SYS_COUNT_TX_GREEN_PRIO_1,
 SYS_COUNT_TX_GREEN_PRIO_2,
 SYS_COUNT_TX_GREEN_PRIO_3,
 SYS_COUNT_TX_GREEN_PRIO_4,
 SYS_COUNT_TX_GREEN_PRIO_5,
 SYS_COUNT_TX_GREEN_PRIO_6,
 SYS_COUNT_TX_GREEN_PRIO_7,
 SYS_COUNT_TX_AGED,
 SYS_COUNT_TX_MM_HOLD,
 SYS_COUNT_TX_MERGE_FRAGMENTS,
 SYS_COUNT_TX_PMAC_OCTETS,
 SYS_COUNT_TX_PMAC_UNICAST,
 SYS_COUNT_TX_PMAC_MULTICAST,
 SYS_COUNT_TX_PMAC_BROADCAST,
 SYS_COUNT_TX_PMAC_PAUSE,
 SYS_COUNT_TX_PMAC_64,
 SYS_COUNT_TX_PMAC_65_127,
 SYS_COUNT_TX_PMAC_128_255,
 SYS_COUNT_TX_PMAC_256_511,
 SYS_COUNT_TX_PMAC_512_1023,
 SYS_COUNT_TX_PMAC_1024_1526,
 SYS_COUNT_TX_PMAC_1527_MAX,
 SYS_COUNT_DROP_LOCAL,
 SYS_COUNT_DROP_TAIL,
 SYS_COUNT_DROP_YELLOW_PRIO_0,
 SYS_COUNT_DROP_YELLOW_PRIO_1,
 SYS_COUNT_DROP_YELLOW_PRIO_2,
 SYS_COUNT_DROP_YELLOW_PRIO_3,
 SYS_COUNT_DROP_YELLOW_PRIO_4,
 SYS_COUNT_DROP_YELLOW_PRIO_5,
 SYS_COUNT_DROP_YELLOW_PRIO_6,
 SYS_COUNT_DROP_YELLOW_PRIO_7,
 SYS_COUNT_DROP_GREEN_PRIO_0,
 SYS_COUNT_DROP_GREEN_PRIO_1,
 SYS_COUNT_DROP_GREEN_PRIO_2,
 SYS_COUNT_DROP_GREEN_PRIO_3,
 SYS_COUNT_DROP_GREEN_PRIO_4,
 SYS_COUNT_DROP_GREEN_PRIO_5,
 SYS_COUNT_DROP_GREEN_PRIO_6,
 SYS_COUNT_DROP_GREEN_PRIO_7,
 SYS_COUNT_SF_MATCHING_FRAMES,
 SYS_COUNT_SF_NOT_PASSING_FRAMES,
 SYS_COUNT_SF_NOT_PASSING_SDU,
 SYS_COUNT_SF_RED_FRAMES,
 SYS_RESET_CFG,
 SYS_SR_ETYPE_CFG,
 SYS_VLAN_ETYPE_CFG,
 SYS_PORT_MODE,
 SYS_FRONT_PORT_MODE,
 SYS_FRM_AGING,
 SYS_STAT_CFG,
 SYS_SW_STATUS,
 SYS_MISC_CFG,
 SYS_REW_MAC_HIGH_CFG,
 SYS_REW_MAC_LOW_CFG,
 SYS_TIMESTAMP_OFFSET,
 SYS_CMID,
 SYS_PAUSE_CFG,
 SYS_PAUSE_TOT_CFG,
 SYS_ATOP,
 SYS_ATOP_TOT_CFG,
 SYS_MAC_FC_CFG,
 SYS_MMGT,
 SYS_MMGT_FAST,
 SYS_EVENTS_DIF,
 SYS_EVENTS_CORE,
 SYS_PTP_STATUS,
 SYS_PTP_TXSTAMP,
 SYS_PTP_NXT,
 SYS_PTP_CFG,
 SYS_RAM_INIT,
 SYS_CM_ADDR,
 SYS_CM_DATA_WR,
 SYS_CM_DATA_RD,
 SYS_CM_OP,
 SYS_CM_DATA,
 PTP_PIN_CFG = PTP << TARGET_OFFSET,
 PTP_PIN_TOD_SEC_MSB,
 PTP_PIN_TOD_SEC_LSB,
 PTP_PIN_TOD_NSEC,
 PTP_PIN_WF_HIGH_PERIOD,
 PTP_PIN_WF_LOW_PERIOD,
 PTP_CFG_MISC,
 PTP_CLK_CFG_ADJ_CFG,
 PTP_CLK_CFG_ADJ_FREQ,
 GCB_SOFT_RST = GCB << TARGET_OFFSET,
 GCB_MIIM_MII_STATUS,
 GCB_MIIM_MII_CMD,
 GCB_MIIM_MII_DATA,
 DEV_CLOCK_CFG = DEV_GMII << TARGET_OFFSET,
 DEV_PORT_MISC,
 DEV_EVENTS,
 DEV_EEE_CFG,
 DEV_RX_PATH_DELAY,
 DEV_TX_PATH_DELAY,
 DEV_PTP_PREDICT_CFG,
 DEV_MAC_ENA_CFG,
 DEV_MAC_MODE_CFG,
 DEV_MAC_MAXLEN_CFG,
 DEV_MAC_TAGS_CFG,
 DEV_MAC_ADV_CHK_CFG,
 DEV_MAC_IFG_CFG,
 DEV_MAC_HDX_CFG,
 DEV_MAC_DBG_CFG,
 DEV_MAC_FC_MAC_LOW_CFG,
 DEV_MAC_FC_MAC_HIGH_CFG,
 DEV_MAC_STICKY,
 DEV_MM_ENABLE_CONFIG,
 DEV_MM_VERIF_CONFIG,
 DEV_MM_STATUS,
 PCS1G_CFG,
 PCS1G_MODE_CFG,
 PCS1G_SD_CFG,
 PCS1G_ANEG_CFG,
 PCS1G_ANEG_NP_CFG,
 PCS1G_LB_CFG,
 PCS1G_DBG_CFG,
 PCS1G_CDET_CFG,
 PCS1G_ANEG_STATUS,
 PCS1G_ANEG_NP_STATUS,
 PCS1G_LINK_STATUS,
 PCS1G_LINK_DOWN_CNT,
 PCS1G_STICKY,
 PCS1G_DEBUG_STATUS,
 PCS1G_LPI_CFG,
 PCS1G_LPI_WAKE_ERROR_CNT,
 PCS1G_LPI_STATUS,
 PCS1G_TSTPAT_MODE_CFG,
 PCS1G_TSTPAT_STATUS,
 DEV_PCS_FX100_CFG,
 DEV_PCS_FX100_STATUS,
};

enum ocelot_regfield {
 ANA_ADVLEARN_VLAN_CHK,
 ANA_ADVLEARN_LEARN_MIRROR,
 ANA_ANEVENTS_FLOOD_DISCARD,
 ANA_ANEVENTS_MSTI_DROP,
 ANA_ANEVENTS_ACLKILL,
 ANA_ANEVENTS_ACLUSED,
 ANA_ANEVENTS_AUTOAGE,
 ANA_ANEVENTS_VS2TTL1,
 ANA_ANEVENTS_STORM_DROP,
 ANA_ANEVENTS_LEARN_DROP,
 ANA_ANEVENTS_AGED_ENTRY,
 ANA_ANEVENTS_CPU_LEARN_FAILED,
 ANA_ANEVENTS_AUTO_LEARN_FAILED,
 ANA_ANEVENTS_LEARN_REMOVE,
 ANA_ANEVENTS_AUTO_LEARNED,
 ANA_ANEVENTS_AUTO_MOVED,
 ANA_ANEVENTS_DROPPED,
 ANA_ANEVENTS_CLASSIFIED_DROP,
 ANA_ANEVENTS_CLASSIFIED_COPY,
 ANA_ANEVENTS_VLAN_DISCARD,
 ANA_ANEVENTS_FWD_DISCARD,
 ANA_ANEVENTS_MULTICAST_FLOOD,
 ANA_ANEVENTS_UNICAST_FLOOD,
 ANA_ANEVENTS_DEST_KNOWN,
 ANA_ANEVENTS_BUCKET3_MATCH,
 ANA_ANEVENTS_BUCKET2_MATCH,
 ANA_ANEVENTS_BUCKET1_MATCH,
 ANA_ANEVENTS_BUCKET0_MATCH,
 ANA_ANEVENTS_CPU_OPERATION,
 ANA_ANEVENTS_DMAC_LOOKUP,
 ANA_ANEVENTS_SMAC_LOOKUP,
 ANA_ANEVENTS_SEQ_GEN_ERR_0,
 ANA_ANEVENTS_SEQ_GEN_ERR_1,
 ANA_TABLES_MACACCESS_B_DOM,
 ANA_TABLES_MACTINDX_BUCKET,
 ANA_TABLES_MACTINDX_M_INDEX,
 QSYS_SWITCH_PORT_MODE_PORT_ENA,
 QSYS_SWITCH_PORT_MODE_SCH_NEXT_CFG,
 QSYS_SWITCH_PORT_MODE_YEL_RSRVD,
 QSYS_SWITCH_PORT_MODE_INGRESS_DROP_MODE,
 QSYS_SWITCH_PORT_MODE_TX_PFC_ENA,
 QSYS_SWITCH_PORT_MODE_TX_PFC_MODE,
 QSYS_TIMED_FRAME_ENTRY_TFRM_VLD,
 QSYS_TIMED_FRAME_ENTRY_TFRM_FP,
 QSYS_TIMED_FRAME_ENTRY_TFRM_PORTNO,
 QSYS_TIMED_FRAME_ENTRY_TFRM_TM_SEL,
 QSYS_TIMED_FRAME_ENTRY_TFRM_TM_T,
 SYS_PORT_MODE_DATA_WO_TS,
 SYS_PORT_MODE_INCL_INJ_HDR,
 SYS_PORT_MODE_INCL_XTR_HDR,
 SYS_PORT_MODE_INCL_HDR_ERR,
 SYS_RESET_CFG_CORE_ENA,
 SYS_RESET_CFG_MEM_ENA,
 SYS_RESET_CFG_MEM_INIT,
 GCB_SOFT_RST_SWC_RST,
 GCB_MIIM_MII_STATUS_PENDING,
 GCB_MIIM_MII_STATUS_BUSY,
 SYS_PAUSE_CFG_PAUSE_START,
 SYS_PAUSE_CFG_PAUSE_STOP,
 SYS_PAUSE_CFG_PAUSE_ENA,
 REGFIELD_MAX
};

enum {
 /* VCAP_CORE_CFG */
 VCAP_CORE_UPDATE_CTRL,
 VCAP_CORE_MV_CFG,
 /* VCAP_CORE_CACHE */
 VCAP_CACHE_ENTRY_DAT,
 VCAP_CACHE_MASK_DAT,
 VCAP_CACHE_ACTION_DAT,
 VCAP_CACHE_CNT_DAT,
 VCAP_CACHE_TG_DAT,
 /* VCAP_CONST */
 VCAP_CONST_VCAP_VER,
 VCAP_CONST_ENTRY_WIDTH,
 VCAP_CONST_ENTRY_CNT,
 VCAP_CONST_ENTRY_SWCNT,
 VCAP_CONST_ENTRY_TG_WIDTH,
 VCAP_CONST_ACTION_DEF_CNT,
 VCAP_CONST_ACTION_WIDTH,
 VCAP_CONST_CNT_WIDTH,
 VCAP_CONST_CORE_CNT,
 VCAP_CONST_IF_CNT,
};

enum ocelot_ptp_pins {
 PTP_PIN_0,
 PTP_PIN_1,
 PTP_PIN_2,
 PTP_PIN_3,
 TOD_ACC_PIN
};

enum ocelot_tag_prefix {
 OCELOT_TAG_PREFIX_DISABLED = 0,
 OCELOT_TAG_PREFIX_NONE,
 OCELOT_TAG_PREFIX_SHORT,
 OCELOT_TAG_PREFIX_LONG,
};

struct ocelot;
struct device_node;

struct ocelot_ops {
 struct net_device *(*port_to_netdev)(struct ocelot *ocelot, int port);
 int (*netdev_to_port)(struct net_device *dev);
 int (*reset)(struct ocelot *ocelot);
 u16 (*wm_enc)(u16 value);
 u16 (*wm_dec)(u16 value);
 void (*wm_stat)(u32 val, u32 *inuse, u32 *maxuse);
 void (*psfp_init)(struct ocelot *ocelot);
 int (*psfp_filter_add)(struct ocelot *ocelot, int port,
          struct flow_cls_offload *f);
 int (*psfp_filter_del)(struct ocelot *ocelot, struct flow_cls_offload *f);
 int (*psfp_stats_get)(struct ocelot *ocelot, struct flow_cls_offload *f,
         struct flow_stats *stats);
 void (*cut_through_fwd)(struct ocelot *ocelot);
 void (*tas_clock_adjust)(struct ocelot *ocelot);
 void (*tas_guard_bands_update)(struct ocelot *ocelot, int port);
 void (*update_stats)(struct ocelot *ocelot);
};

struct ocelot_vcap_policer {
 struct list_head pol_list;
 u16 base;
 u16 max;
 u16 base2;
 u16 max2;
};

struct ocelot_vcap_block {
 struct list_head rules;
 int count;
};

struct ocelot_bridge_vlan {
 u16 vid;
 unsigned long portmask;
 unsigned long untagged;
 struct list_head list;
};

enum ocelot_port_tag_config {
 /* all VLANs are egress-untagged */
 OCELOT_PORT_TAG_DISABLED = 0,
 /* all VLANs except the native VLAN and VID 0 are egress-tagged */
 OCELOT_PORT_TAG_NATIVE = 1,
 /* all VLANs except VID 0 are egress-tagged */
 OCELOT_PORT_TAG_TRUNK_NO_VID0 = 2,
 /* all VLANs are egress-tagged */
 OCELOT_PORT_TAG_TRUNK = 3,
};

struct ocelot_psfp_list {
 struct list_head stream_list;
 struct list_head sfi_list;
 struct list_head sgi_list;
 /* Serialize access to the lists */
 struct mutex lock;
};

enum ocelot_sb {
 OCELOT_SB_BUF,
 OCELOT_SB_REF,
 OCELOT_SB_NUM,
};

enum ocelot_sb_pool {
 OCELOT_SB_POOL_ING,
 OCELOT_SB_POOL_EGR,
 OCELOT_SB_POOL_NUM,
};

/* MAC table entry types.
 * ENTRYTYPE_NORMAL is subject to aging.
 * ENTRYTYPE_LOCKED is not subject to aging.
 * ENTRYTYPE_MACv4 is not subject to aging. For IPv4 multicast.
 * ENTRYTYPE_MACv6 is not subject to aging. For IPv6 multicast.
 */
enum macaccess_entry_type {
 ENTRYTYPE_NORMAL = 0,
 ENTRYTYPE_LOCKED,
 ENTRYTYPE_MACv4,
 ENTRYTYPE_MACv6,
};

enum ocelot_proto {
 OCELOT_PROTO_PTP_L2 = BIT(0),
 OCELOT_PROTO_PTP_L4 = BIT(1),
};

#define OCELOT_QUIRK_PCS_PERFORMS_RATE_ADAPTATION BIT(0)
#define OCELOT_QUIRK_QSGMII_PORTS_MUST_BE_UP  BIT(1)

struct ocelot_lag_fdb {
 unsigned char addr[ETH_ALEN];
 u16 vid;
 struct net_device *bond;
 struct list_head list;
};

struct ocelot_mirror {
 refcount_t refcount;
 int to;
};

struct ocelot_mm_state {
 enum ethtool_mm_verify_status verify_status;
 bool tx_enabled;
 bool tx_active;
 u8 preemptible_tcs;
 u8 active_preemptible_tcs;
};

struct ocelot_ts_stats {
 u64 pkts;
 u64 onestep_pkts_unconfirmed;
 u64 lost;
 u64 err;
 struct u64_stats_sync syncp;
};

struct ocelot_port;

struct ocelot_port {
 struct ocelot   *ocelot;

 struct regmap   *target;

 struct net_device  *bond;
 struct net_device  *bridge;

 struct ocelot_port  *dsa_8021q_cpu;

 /* VLAN that untagged frames are classified to, on ingress */
 const struct ocelot_bridge_vlan *pvid_vlan;

 struct tc_taprio_qopt_offload *taprio;

 phy_interface_t   phy_mode;

 struct ocelot_ts_stats  *ts_stats;
 struct sk_buff_head  tx_skbs;

 unsigned int   trap_proto;

 u16    mrp_ring_id;

 u8    ptp_cmd;

 u8    index;

 u8    stp_state;
 bool    vlan_aware;
 bool    is_dsa_8021q_cpu;
 bool    learn_ena;

 bool    lag_tx_active;

 int    bridge_num;

 int    speed;
};

struct ocelot {
 struct device   *dev;
 struct devlink   *devlink;
 struct devlink_port  *devlink_ports;

 const struct ocelot_ops  *ops;
 struct regmap   *targets[TARGET_MAX];
 struct regmap_field  *regfields[REGFIELD_MAX];
 const u32 *const  *map;
 struct list_head  stats_regions;

 spinlock_t   inj_lock;
 spinlock_t   xtr_lock;

 u32    pool_size[OCELOT_SB_NUM][OCELOT_SB_POOL_NUM];
 int    packet_buffer_size;
 int    num_frame_refs;
 int    num_mact_rows;

 struct ocelot_port  **ports;

 u8    base_mac[ETH_ALEN];

 struct list_head  vlans;
 struct list_head  traps;
 struct list_head  lag_fdbs;

 /* Switches like VSC9959 have flooding per traffic class */
 int    num_flooding_pgids;

 /* In tables like ANA:PORT and the ANA:PGID:PGID mask,
  * the CPU is located after the physical ports (at the
  * num_phys_ports index).
 */
 u8    num_phys_ports;

 int    npi;

 enum ocelot_tag_prefix  npi_inj_prefix;
 enum ocelot_tag_prefix  npi_xtr_prefix;

 unsigned long   bridges;

 struct list_head  multicast;
 struct list_head  pgids;

 struct list_head  dummy_rules;
 struct ocelot_vcap_block block[3];
 struct ocelot_vcap_policer vcap_pol;
 struct vcap_props  *vcap;
 struct ocelot_mirror  *mirror;

 struct ocelot_psfp_list  psfp;

 /* Workqueue to check statistics for overflow */
 struct delayed_work  stats_work;
 struct workqueue_struct  *stats_queue;
 /* Lock for serializing access to the statistics array */
 spinlock_t   stats_lock;
 u64    *stats;

 /* Lock for serializing indirect access to STAT_VIEW registers */
 struct mutex   stat_view_lock;
 /* Lock for serializing access to the MAC table */
 struct mutex   mact_lock;
 /* Lock for serializing forwarding domain changes, including the
  * configuration of the Time-Aware Shaper, MAC Merge layer and
  * cut-through forwarding, on which it depends
 */
 struct mutex   fwd_domain_lock;

 struct workqueue_struct  *owq;

 u8    ptp:1;
 u8    mm_supported:1;
 struct ptp_clock  *ptp_clock;
 struct ptp_clock_info  ptp_info;
 unsigned int   ptp_skbs_in_flight;
 /* Protects the 2-step TX timestamp ID logic */
 spinlock_t   ts_id_lock;
 /* Protects the PTP clock */
 spinlock_t   ptp_clock_lock;
 struct ptp_pin_desc  ptp_pins[OCELOT_PTP_PINS_NUM];

 struct ocelot_mm_state  *mm;

 struct ocelot_fdma  *fdma;
};

struct ocelot_policer {
 u32 rate; /* kilobit per second */
 u32 burst; /* bytes */
};

#define ocelot_bulk_read(ocelot, reg, buf, count) \
 __ocelot_bulk_read_ix(ocelot, reg, 0, buf, count)

#define ocelot_read_ix(ocelot, reg, gi, ri) \
 __ocelot_read_ix(ocelot, reg, reg##_GSZ * (gi) + reg##_RSZ * (ri))
#define ocelot_read_gix(ocelot, reg, gi) \
 __ocelot_read_ix(ocelot, reg, reg##_GSZ * (gi))
#define ocelot_read_rix(ocelot, reg, ri) \
 __ocelot_read_ix(ocelot, reg, reg##_RSZ * (ri))
#define ocelot_read(ocelot, reg) \
 __ocelot_read_ix(ocelot, reg, 0)

#define ocelot_write_ix(ocelot, val, reg, gi, ri) \
 __ocelot_write_ix(ocelot, val, reg, reg##_GSZ * (gi) + reg##_RSZ * (ri))
#define ocelot_write_gix(ocelot, val, reg, gi) \
 __ocelot_write_ix(ocelot, val, reg, reg##_GSZ * (gi))
#define ocelot_write_rix(ocelot, val, reg, ri) \
 __ocelot_write_ix(ocelot, val, reg, reg##_RSZ * (ri))
#define ocelot_write(ocelot, val, reg) __ocelot_write_ix(ocelot, val, reg, 0)

#define ocelot_rmw_ix(ocelot, val, m, reg, gi, ri) \
 __ocelot_rmw_ix(ocelot, val, m, reg, reg##_GSZ * (gi) + reg##_RSZ * (ri))
#define ocelot_rmw_gix(ocelot, val, m, reg, gi) \
 __ocelot_rmw_ix(ocelot, val, m, reg, reg##_GSZ * (gi))
#define ocelot_rmw_rix(ocelot, val, m, reg, ri) \
 __ocelot_rmw_ix(ocelot, val, m, reg, reg##_RSZ * (ri))
#define ocelot_rmw(ocelot, val, m, reg) __ocelot_rmw_ix(ocelot, val, m, reg, 0)

#define ocelot_field_write(ocelot, reg, val) \
 regmap_field_write((ocelot)->regfields[(reg)], (val))
#define ocelot_field_read(ocelot, reg, val) \
 regmap_field_read((ocelot)->regfields[(reg)], (val))
#define ocelot_fields_write(ocelot, id, reg, val) \
 regmap_fields_write((ocelot)->regfields[(reg)], (id), (val))
#define ocelot_fields_read(ocelot, id, reg, val) \
 regmap_fields_read((ocelot)->regfields[(reg)], (id), (val))

#define ocelot_target_read_ix(ocelot, target, reg, gi, ri) \
 __ocelot_target_read_ix(ocelot, target, reg, reg##_GSZ * (gi) + reg##_RSZ * (ri))
#define ocelot_target_read_gix(ocelot, target, reg, gi) \
 __ocelot_target_read_ix(ocelot, target, reg, reg##_GSZ * (gi))
#define ocelot_target_read_rix(ocelot, target, reg, ri) \
 __ocelot_target_read_ix(ocelot, target, reg, reg##_RSZ * (ri))
#define ocelot_target_read(ocelot, target, reg) \
 __ocelot_target_read_ix(ocelot, target, reg, 0)

#define ocelot_target_write_ix(ocelot, target, val, reg, gi, ri) \
 __ocelot_target_write_ix(ocelot, target, val, reg, reg##_GSZ * (gi) + reg##_RSZ * (ri))
#define ocelot_target_write_gix(ocelot, target, val, reg, gi) \
 __ocelot_target_write_ix(ocelot, target, val, reg, reg##_GSZ * (gi))
#define ocelot_target_write_rix(ocelot, target, val, reg, ri) \
 __ocelot_target_write_ix(ocelot, target, val, reg, reg##_RSZ * (ri))
#define ocelot_target_write(ocelot, target, val, reg) \
 __ocelot_target_write_ix(ocelot, target, val, reg, 0)

/* I/O */
u32 ocelot_port_readl(struct ocelot_port *port, enum ocelot_reg reg);
void ocelot_port_writel(struct ocelot_port *port, u32 val, enum ocelot_reg reg);
void ocelot_port_rmwl(struct ocelot_port *port, u32 val, u32 mask,
        enum ocelot_reg reg);
int __ocelot_bulk_read_ix(struct ocelot *ocelot, enum ocelot_reg reg,
     u32 offset, void *buf, int count);
u32 __ocelot_read_ix(struct ocelot *ocelot, enum ocelot_reg reg, u32 offset);
void __ocelot_write_ix(struct ocelot *ocelot, u32 val, enum ocelot_reg reg,
         u32 offset);
void __ocelot_rmw_ix(struct ocelot *ocelot, u32 val, u32 mask,
       enum ocelot_reg reg, u32 offset);
u32 __ocelot_target_read_ix(struct ocelot *ocelot, enum ocelot_target target,
       u32 reg, u32 offset);
void __ocelot_target_write_ix(struct ocelot *ocelot, enum ocelot_target target,
         u32 val, u32 reg, u32 offset);

/* Packet I/O */
void ocelot_lock_inj_grp(struct ocelot *ocelot, int grp);
void ocelot_unlock_inj_grp(struct ocelot *ocelot, int grp);
void ocelot_lock_xtr_grp(struct ocelot *ocelot, int grp);
void ocelot_unlock_xtr_grp(struct ocelot *ocelot, int grp);
void ocelot_lock_xtr_grp_bh(struct ocelot *ocelot, int grp);
void ocelot_unlock_xtr_grp_bh(struct ocelot *ocelot, int grp);
bool ocelot_can_inject(struct ocelot *ocelot, int grp);
void ocelot_port_inject_frame(struct ocelot *ocelot, int port, int grp,
         u32 rew_op, struct sk_buff *skb);
void ocelot_ifh_set_basic(void *ifh, struct ocelot *ocelot, int port,
     u32 rew_op, struct sk_buff *skb);
int ocelot_xtr_poll_frame(struct ocelot *ocelot, int grp, struct sk_buff **skb);
void ocelot_drain_cpu_queue(struct ocelot *ocelot, int grp);
void ocelot_ptp_rx_timestamp(struct ocelot *ocelot, struct sk_buff *skb,
        u64 timestamp);

/* Hardware initialization */
int ocelot_regfields_init(struct ocelot *ocelot,
     const struct reg_field *const regfields);
struct regmap *ocelot_regmap_init(struct ocelot *ocelot, struct resource *res);
int ocelot_reset(struct ocelot *ocelot);
int ocelot_init(struct ocelot *ocelot);
void ocelot_deinit(struct ocelot *ocelot);
void ocelot_init_port(struct ocelot *ocelot, int port);
void ocelot_deinit_port(struct ocelot *ocelot, int port);

void ocelot_port_setup_dsa_8021q_cpu(struct ocelot *ocelot, int cpu);
void ocelot_port_teardown_dsa_8021q_cpu(struct ocelot *ocelot, int cpu);
void ocelot_port_assign_dsa_8021q_cpu(struct ocelot *ocelot, int port, int cpu);
void ocelot_port_unassign_dsa_8021q_cpu(struct ocelot *ocelot, int port);
u32 ocelot_port_assigned_dsa_8021q_cpu_mask(struct ocelot *ocelot, int port);

/* Watermark interface */
u16 ocelot_wm_enc(u16 value);
u16 ocelot_wm_dec(u16 wm);
void ocelot_wm_stat(u32 val, u32 *inuse, u32 *maxuse);

/* DSA callbacks */
void ocelot_get_strings(struct ocelot *ocelot, int port, u32 sset, u8 *data);
void ocelot_get_ethtool_stats(struct ocelot *ocelot, int port, u64 *data);
int ocelot_get_sset_count(struct ocelot *ocelot, int port, int sset);
void ocelot_port_get_stats64(struct ocelot *ocelot, int port,
        struct rtnl_link_stats64 *stats);
void ocelot_port_get_pause_stats(struct ocelot *ocelot, int port,
     struct ethtool_pause_stats *pause_stats);
void ocelot_port_get_mm_stats(struct ocelot *ocelot, int port,
         struct ethtool_mm_stats *stats);
void ocelot_port_get_rmon_stats(struct ocelot *ocelot, int port,
    struct ethtool_rmon_stats *rmon_stats,
    const struct ethtool_rmon_hist_range **ranges);
void ocelot_port_get_eth_ctrl_stats(struct ocelot *ocelot, int port,
        struct ethtool_eth_ctrl_stats *ctrl_stats);
void ocelot_port_get_eth_mac_stats(struct ocelot *ocelot, int port,
       struct ethtool_eth_mac_stats *mac_stats);
void ocelot_port_get_eth_phy_stats(struct ocelot *ocelot, int port,
       struct ethtool_eth_phy_stats *phy_stats);
void ocelot_port_get_ts_stats(struct ocelot *ocelot, int port,
         struct ethtool_ts_stats *ts_stats);
int ocelot_get_ts_info(struct ocelot *ocelot, int port,
         struct kernel_ethtool_ts_info *info);
void ocelot_set_ageing_time(struct ocelot *ocelot, unsigned int msecs);
int ocelot_port_vlan_filtering(struct ocelot *ocelot, int port, bool enabled,
          struct netlink_ext_ack *extack);
void ocelot_bridge_stp_state_set(struct ocelot *ocelot, int port, u8 state);
u32 ocelot_get_bridge_fwd_mask(struct ocelot *ocelot, int src_port);
int ocelot_port_pre_bridge_flags(struct ocelot *ocelot, int port,
     struct switchdev_brport_flags val);
void ocelot_port_bridge_flags(struct ocelot *ocelot, int port,
         struct switchdev_brport_flags val);
int ocelot_port_get_default_prio(struct ocelot *ocelot, int port);
int ocelot_port_set_default_prio(struct ocelot *ocelot, int port, u8 prio);
int ocelot_port_get_dscp_prio(struct ocelot *ocelot, int port, u8 dscp);
int ocelot_port_add_dscp_prio(struct ocelot *ocelot, int port, u8 dscp, u8 prio);
int ocelot_port_del_dscp_prio(struct ocelot *ocelot, int port, u8 dscp, u8 prio);
int ocelot_port_bridge_join(struct ocelot *ocelot, int port,
       struct net_device *bridge, int bridge_num,
       struct netlink_ext_ack *extack);
void ocelot_port_bridge_leave(struct ocelot *ocelot, int port,
         struct net_device *bridge);
int ocelot_mact_flush(struct ocelot *ocelot, int port);
int ocelot_fdb_dump(struct ocelot *ocelot, int port,
      dsa_fdb_dump_cb_t *cb, void *data);
int ocelot_fdb_add(struct ocelot *ocelot, int port, const unsigned char *addr,
     u16 vid, const struct net_device *bridge);
int ocelot_fdb_del(struct ocelot *ocelot, int port, const unsigned char *addr,
     u16 vid, const struct net_device *bridge);
int ocelot_lag_fdb_add(struct ocelot *ocelot, struct net_device *bond,
         const unsigned char *addr, u16 vid,
         const struct net_device *bridge);
int ocelot_lag_fdb_del(struct ocelot *ocelot, struct net_device *bond,
         const unsigned char *addr, u16 vid,
         const struct net_device *bridge);
int ocelot_vlan_prepare(struct ocelot *ocelot, int port, u16 vid, bool pvid,
   bool untagged, struct netlink_ext_ack *extack);
int ocelot_vlan_add(struct ocelot *ocelot, int port, u16 vid, bool pvid,
      bool untagged);
int ocelot_vlan_del(struct ocelot *ocelot, int port, u16 vid);
void ocelot_hwstamp_get(struct ocelot *ocelot, int port,
   struct kernel_hwtstamp_config *cfg);
int ocelot_hwstamp_set(struct ocelot *ocelot, int port,
         struct kernel_hwtstamp_config *cfg,
         struct netlink_ext_ack *extack);
int ocelot_port_txtstamp_request(struct ocelot *ocelot, int port,
     struct sk_buff *skb,
     struct sk_buff **clone);
void ocelot_get_txtstamp(struct ocelot *ocelot);
void ocelot_port_set_maxlen(struct ocelot *ocelot, int port, size_t sdu);
int ocelot_get_max_mtu(struct ocelot *ocelot, int port);
int ocelot_port_policer_add(struct ocelot *ocelot, int port,
       struct ocelot_policer *pol);
int ocelot_port_policer_del(struct ocelot *ocelot, int port);
int ocelot_port_mirror_add(struct ocelot *ocelot, int from, int to,
      bool ingress, struct netlink_ext_ack *extack);
void ocelot_port_mirror_del(struct ocelot *ocelot, int from, bool ingress);
int ocelot_cls_flower_replace(struct ocelot *ocelot, int port,
         struct flow_cls_offload *f, bool ingress);
int ocelot_cls_flower_destroy(struct ocelot *ocelot, int port,
         struct flow_cls_offload *f, bool ingress);
int ocelot_cls_flower_stats(struct ocelot *ocelot, int port,
       struct flow_cls_offload *f, bool ingress);
int ocelot_port_mdb_add(struct ocelot *ocelot, int port,
   const struct switchdev_obj_port_mdb *mdb,
   const struct net_device *bridge);
int ocelot_port_mdb_del(struct ocelot *ocelot, int port,
   const struct switchdev_obj_port_mdb *mdb,
   const struct net_device *bridge);
int ocelot_port_lag_join(struct ocelot *ocelot, int port,
    struct net_device *bond,
    struct netdev_lag_upper_info *info,
    struct netlink_ext_ack *extack);
void ocelot_port_lag_leave(struct ocelot *ocelot, int port,
      struct net_device *bond);
void ocelot_port_lag_change(struct ocelot *ocelot, int port, bool lag_tx_active);
int ocelot_bond_get_id(struct ocelot *ocelot, struct net_device *bond);

int ocelot_devlink_sb_register(struct ocelot *ocelot);
void ocelot_devlink_sb_unregister(struct ocelot *ocelot);
int ocelot_sb_pool_get(struct ocelot *ocelot, unsigned int sb_index,
         u16 pool_index,
         struct devlink_sb_pool_info *pool_info);
int ocelot_sb_pool_set(struct ocelot *ocelot, unsigned int sb_index,
         u16 pool_index, u32 size,
         enum devlink_sb_threshold_type threshold_type,
         struct netlink_ext_ack *extack);
int ocelot_sb_port_pool_get(struct ocelot *ocelot, int port,
       unsigned int sb_index, u16 pool_index,
       u32 *p_threshold);
int ocelot_sb_port_pool_set(struct ocelot *ocelot, int port,
       unsigned int sb_index, u16 pool_index,
       u32 threshold, struct netlink_ext_ack *extack);
int ocelot_sb_tc_pool_bind_get(struct ocelot *ocelot, int port,
          unsigned int sb_index, u16 tc_index,
          enum devlink_sb_pool_type pool_type,
          u16 *p_pool_index, u32 *p_threshold);
int ocelot_sb_tc_pool_bind_set(struct ocelot *ocelot, int port,
          unsigned int sb_index, u16 tc_index,
          enum devlink_sb_pool_type pool_type,
          u16 pool_index, u32 threshold,
          struct netlink_ext_ack *extack);
int ocelot_sb_occ_snapshot(struct ocelot *ocelot, unsigned int sb_index);
int ocelot_sb_occ_max_clear(struct ocelot *ocelot, unsigned int sb_index);
int ocelot_sb_occ_port_pool_get(struct ocelot *ocelot, int port,
    unsigned int sb_index, u16 pool_index,
    u32 *p_cur, u32 *p_max);
int ocelot_sb_occ_tc_port_bind_get(struct ocelot *ocelot, int port,
       unsigned int sb_index, u16 tc_index,
       enum devlink_sb_pool_type pool_type,
       u32 *p_cur, u32 *p_max);

int ocelot_port_configure_serdes(struct ocelot *ocelot, int port,
     struct device_node *portnp);

void ocelot_phylink_mac_config(struct ocelot *ocelot, int port,
          unsigned int link_an_mode,
          const struct phylink_link_state *state);
void ocelot_phylink_mac_link_down(struct ocelot *ocelot, int port,
      unsigned int link_an_mode,
      phy_interface_t interface,
      unsigned long quirks);
void ocelot_phylink_mac_link_up(struct ocelot *ocelot, int port,
    struct phy_device *phydev,
    unsigned int link_an_mode,
    phy_interface_t interface,
    int speed, int duplex,
    bool tx_pause, bool rx_pause,
    unsigned long quirks);

int ocelot_mact_lookup(struct ocelot *ocelot, int *dst_idx,
         const unsigned char mac[ETH_ALEN],
         unsigned int vid, enum macaccess_entry_type *type);
int ocelot_mact_learn_streamdata(struct ocelot *ocelot, int dst_idx,
     const unsigned char mac[ETH_ALEN],
     unsigned int vid,
     enum macaccess_entry_type type,
     int sfid, int ssid);

int ocelot_migrate_mdbs(struct ocelot *ocelot, unsigned long from_mask,
   unsigned long to_mask);

int ocelot_vcap_policer_add(struct ocelot *ocelot, u32 pol_ix,
       struct ocelot_policer *pol);
int ocelot_vcap_policer_del(struct ocelot *ocelot, u32 pol_ix);

void ocelot_mm_irq(struct ocelot *ocelot);
int ocelot_port_set_mm(struct ocelot *ocelot, int port,
         struct ethtool_mm_cfg *cfg,
         struct netlink_ext_ack *extack);
int ocelot_port_get_mm(struct ocelot *ocelot, int port,
         struct ethtool_mm_state *state);
int ocelot_port_mqprio(struct ocelot *ocelot, int port,
         struct tc_mqprio_qopt_offload *mqprio);

#if IS_ENABLED(CONFIG_BRIDGE_MRP)
int ocelot_mrp_add(struct ocelot *ocelot, int port,
     const struct switchdev_obj_mrp *mrp);
int ocelot_mrp_del(struct ocelot *ocelot, int port,
     const struct switchdev_obj_mrp *mrp);
int ocelot_mrp_add_ring_role(struct ocelot *ocelot, int port,
        const struct switchdev_obj_ring_role_mrp *mrp);
int ocelot_mrp_del_ring_role(struct ocelot *ocelot, int port,
        const struct switchdev_obj_ring_role_mrp *mrp);
#else
static inline int ocelot_mrp_add(struct ocelot *ocelot, int port,
     const struct switchdev_obj_mrp *mrp)
{
 return -EOPNOTSUPP;
}

static inline int ocelot_mrp_del(struct ocelot *ocelot, int port,
     const struct switchdev_obj_mrp *mrp)
{
 return -EOPNOTSUPP;
}

static inline int
ocelot_mrp_add_ring_role(struct ocelot *ocelot, int port,
    const struct switchdev_obj_ring_role_mrp *mrp)
{
 return -EOPNOTSUPP;
}

static inline int
ocelot_mrp_del_ring_role(struct ocelot *ocelot, int port,
    const struct switchdev_obj_ring_role_mrp *mrp)
{
 return -EOPNOTSUPP;
}
#endif

void ocelot_pll5_init(struct ocelot *ocelot);

#endif