Quelle  regulatory.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0 OR BSD-3-Clause
/*
 * Copyright (C) 2024-2025 Intel Corporation
 */

#include <linux/dmi.h>

#include "fw/regulatory.h"
#include "fw/acpi.h"
#include "fw/uefi.h"

#include "regulatory.h"
#include "mld.h"
#include "hcmd.h"

void iwl_mld_get_bios_tables(struct iwl_mld *mld)
{
 int ret;

 iwl_acpi_get_guid_lock_status(&mld->fwrt);

 ret = iwl_bios_get_ppag_table(&mld->fwrt);
 if (ret < 0) {
  IWL_DEBUG_RADIO(mld,
    "PPAG BIOS table invalid or unavailable. (%d)\n",
    ret);
 }

 ret = iwl_bios_get_wrds_table(&mld->fwrt);
 if (ret < 0) {
  IWL_DEBUG_RADIO(mld,
    "WRDS SAR BIOS table invalid or unavailable. (%d)\n",
    ret);

  /* If not available, don't fail and don't bother with EWRD and
 * WGDS
 */

  if (!iwl_bios_get_wgds_table(&mld->fwrt)) {
   /* If basic SAR is not available, we check for WGDS,
 * which should *not* be available either. If it is
 * available, issue an error, because we can't use SAR
 * Geo without basic SAR.
 */
   IWL_ERR(mld, "BIOS contains WGDS but no WRDS\n");
  }

 } else {
  ret = iwl_bios_get_ewrd_table(&mld->fwrt);
  /* If EWRD is not available, we can still use
 * WRDS, so don't fail.
 */
  if (ret < 0)
   IWL_DEBUG_RADIO(mld,
     "EWRD SAR BIOS table invalid or unavailable. (%d)\n",
     ret);

  ret = iwl_bios_get_wgds_table(&mld->fwrt);
  if (ret < 0)
   IWL_DEBUG_RADIO(mld,
     "Geo SAR BIOS table invalid or unavailable. (%d)\n",
     ret);
  /* we don't fail if the table is not available */
 }

 iwl_uefi_get_uats_table(mld->trans, &mld->fwrt);

 iwl_bios_get_phy_filters(&mld->fwrt);
}

static int iwl_mld_geo_sar_init(struct iwl_mld *mld)
{
 u32 cmd_id = WIDE_ID(PHY_OPS_GROUP, PER_CHAIN_LIMIT_OFFSET_CMD);
 /* Only set to South Korea if the table revision is 1 */
 __le32 sk = cpu_to_le32(mld->fwrt.geo_rev == 1 ? 1 : 0);
 union iwl_geo_tx_power_profiles_cmd cmd = {
  .v5.ops = cpu_to_le32(IWL_PER_CHAIN_OFFSET_SET_TABLES),
  .v5.table_revision = sk,
 };
 int ret;

 ret = iwl_sar_geo_fill_table(&mld->fwrt, &cmd.v5.table[0][0],
         ARRAY_SIZE(cmd.v5.table[0]),
         BIOS_GEO_MAX_PROFILE_NUM);

 /* It is a valid scenario to not support SAR, or miss wgds table,
 * but in that case there is no need to send the command.
 */
 if (ret)
  return 0;

 return iwl_mld_send_cmd_pdu(mld, cmd_id, &cmd, sizeof(cmd.v5));
}

int iwl_mld_config_sar_profile(struct iwl_mld *mld, int prof_a, int prof_b)
{
 u32 cmd_id = REDUCE_TX_POWER_CMD;
 struct iwl_dev_tx_power_cmd cmd = {
  .common.set_mode = cpu_to_le32(IWL_TX_POWER_MODE_SET_CHAINS),
  .v10.flags = cpu_to_le32(mld->fwrt.reduced_power_flags),
 };
 int ret;

 /* TODO: CDB - support IWL_NUM_CHAIN_TABLES_V2 */
 ret = iwl_sar_fill_profile(&mld->fwrt, &cmd.v10.per_chain[0][0][0],
       IWL_NUM_CHAIN_TABLES, IWL_NUM_SUB_BANDS_V2,
       prof_a, prof_b);
 /* return on error or if the profile is disabled (positive number) */
 if (ret)
  return ret;

 return iwl_mld_send_cmd_pdu(mld, cmd_id, &cmd,
        sizeof(cmd.common) + sizeof(cmd.v10));
}

int iwl_mld_init_sar(struct iwl_mld *mld)
{
 int chain_a_prof = 1;
 int chain_b_prof = 1;
 int ret;

 /* If no profile was chosen by the user yet, choose profile 1 (WRDS) as
 * default for both chains
 */
 if (mld->fwrt.sar_chain_a_profile && mld->fwrt.sar_chain_b_profile) {
  chain_a_prof = mld->fwrt.sar_chain_a_profile;
  chain_b_prof = mld->fwrt.sar_chain_b_profile;
 }

 ret = iwl_mld_config_sar_profile(mld, chain_a_prof, chain_b_prof);
 if (ret < 0)
  return ret;

 if (ret)
  return 0;

 return iwl_mld_geo_sar_init(mld);
}

int iwl_mld_init_sgom(struct iwl_mld *mld)
{
 int ret;
 struct iwl_host_cmd cmd = {
  .id = WIDE_ID(REGULATORY_AND_NVM_GROUP,
         SAR_OFFSET_MAPPING_TABLE_CMD),
  .data[0] = &mld->fwrt.sgom_table,
  .len[0] =  sizeof(mld->fwrt.sgom_table),
  .dataflags[0] = IWL_HCMD_DFL_NOCOPY,
 };

 if (!mld->fwrt.sgom_enabled) {
  IWL_DEBUG_RADIO(mld, "SGOM table is disabled\n");
  return 0;
 }

 ret = iwl_mld_send_cmd(mld, &cmd);
 if (ret)
  IWL_ERR(mld,
   "failed to send SAR_OFFSET_MAPPING_CMD (%d)\n", ret);

 return ret;
}

static int iwl_mld_ppag_send_cmd(struct iwl_mld *mld)
{
 union iwl_ppag_table_cmd cmd = {};
 int ret, len;

 ret = iwl_fill_ppag_table(&mld->fwrt, &cmd, &len);
 /* Not supporting PPAG table is a valid scenario */
 if (ret < 0)
  return 0;

 IWL_DEBUG_RADIO(mld, "Sending PER_PLATFORM_ANT_GAIN_CMD\n");
 ret = iwl_mld_send_cmd_pdu(mld, WIDE_ID(PHY_OPS_GROUP,
      PER_PLATFORM_ANT_GAIN_CMD),
       &cmd, len);
 if (ret < 0)
  IWL_ERR(mld, "failed to send PER_PLATFORM_ANT_GAIN_CMD (%d)\n",
   ret);

 return ret;
}

int iwl_mld_init_ppag(struct iwl_mld *mld)
{
 /* no need to read the table, done in INIT stage */

 if (!(iwl_is_ppag_approved(&mld->fwrt)))
  return 0;

 return iwl_mld_ppag_send_cmd(mld);
}

void iwl_mld_configure_lari(struct iwl_mld *mld)
{
 struct iwl_fw_runtime *fwrt = &mld->fwrt;
 struct iwl_lari_config_change_cmd cmd = {
  .config_bitmap = iwl_get_lari_config_bitmap(fwrt),
 };
 bool has_raw_dsm_capa = fw_has_capa(&fwrt->fw->ucode_capa,
         IWL_UCODE_TLV_CAPA_FW_ACCEPTS_RAW_DSM_TABLE);
 int ret;
 u32 value;

 ret = iwl_bios_get_dsm(fwrt, DSM_FUNC_11AX_ENABLEMENT, &value);
 if (!ret) {
  if (!has_raw_dsm_capa)
   value &= DSM_11AX_ALLOW_BITMAP;
  cmd.oem_11ax_allow_bitmap = cpu_to_le32(value);
 }

 ret = iwl_bios_get_dsm(fwrt, DSM_FUNC_ENABLE_UNII4_CHAN, &value);
 if (!ret) {
  if (!has_raw_dsm_capa)
   value &= DSM_UNII4_ALLOW_BITMAP;
  cmd.oem_unii4_allow_bitmap = cpu_to_le32(value);
 }

 ret = iwl_bios_get_dsm(fwrt, DSM_FUNC_ACTIVATE_CHANNEL, &value);
 if (!ret) {
  if (!has_raw_dsm_capa)
   value &= CHAN_STATE_ACTIVE_BITMAP_CMD_V12;
  cmd.chan_state_active_bitmap = cpu_to_le32(value);
 }

 ret = iwl_bios_get_dsm(fwrt, DSM_FUNC_ENABLE_6E, &value);
 if (!ret)
  cmd.oem_uhb_allow_bitmap = cpu_to_le32(value);

 ret = iwl_bios_get_dsm(fwrt, DSM_FUNC_FORCE_DISABLE_CHANNELS, &value);
 if (!ret) {
  if (!has_raw_dsm_capa)
   value &= DSM_FORCE_DISABLE_CHANNELS_ALLOWED_BITMAP;
  cmd.force_disable_channels_bitmap = cpu_to_le32(value);
 }

 ret = iwl_bios_get_dsm(fwrt, DSM_FUNC_ENERGY_DETECTION_THRESHOLD,
          &value);
 if (!ret) {
  if (!has_raw_dsm_capa)
   value &= DSM_EDT_ALLOWED_BITMAP;
  cmd.edt_bitmap = cpu_to_le32(value);
 }

 ret = iwl_bios_get_wbem(fwrt, &value);
 if (!ret)
  cmd.oem_320mhz_allow_bitmap = cpu_to_le32(value);

 ret = iwl_bios_get_dsm(fwrt, DSM_FUNC_ENABLE_11BE, &value);
 if (!ret)
  cmd.oem_11be_allow_bitmap = cpu_to_le32(value);

 if (!cmd.config_bitmap &&
     !cmd.oem_uhb_allow_bitmap &&
     !cmd.oem_11ax_allow_bitmap &&
     !cmd.oem_unii4_allow_bitmap &&
     !cmd.chan_state_active_bitmap &&
     !cmd.force_disable_channels_bitmap &&
     !cmd.edt_bitmap &&
     !cmd.oem_320mhz_allow_bitmap &&
     !cmd.oem_11be_allow_bitmap)
  return;

 IWL_DEBUG_RADIO(mld,
   "sending LARI_CONFIG_CHANGE, config_bitmap=0x%x, oem_11ax_allow_bitmap=0x%x\n",
   le32_to_cpu(cmd.config_bitmap),
   le32_to_cpu(cmd.oem_11ax_allow_bitmap));
 IWL_DEBUG_RADIO(mld,
   "sending LARI_CONFIG_CHANGE, oem_unii4_allow_bitmap=0x%x, chan_state_active_bitmap=0x%x\n",
   le32_to_cpu(cmd.oem_unii4_allow_bitmap),
   le32_to_cpu(cmd.chan_state_active_bitmap));
 IWL_DEBUG_RADIO(mld,
   "sending LARI_CONFIG_CHANGE, oem_uhb_allow_bitmap=0x%x, force_disable_channels_bitmap=0x%x\n",
   le32_to_cpu(cmd.oem_uhb_allow_bitmap),
   le32_to_cpu(cmd.force_disable_channels_bitmap));
 IWL_DEBUG_RADIO(mld,
   "sending LARI_CONFIG_CHANGE, edt_bitmap=0x%x, oem_320mhz_allow_bitmap=0x%x\n",
   le32_to_cpu(cmd.edt_bitmap),
   le32_to_cpu(cmd.oem_320mhz_allow_bitmap));
 IWL_DEBUG_RADIO(mld,
   "sending LARI_CONFIG_CHANGE, oem_11be_allow_bitmap=0x%x\n",
   le32_to_cpu(cmd.oem_11be_allow_bitmap));

 ret = iwl_mld_send_cmd_pdu(mld, WIDE_ID(REGULATORY_AND_NVM_GROUP,
      LARI_CONFIG_CHANGE), &cmd);
 if (ret)
  IWL_DEBUG_RADIO(mld,
    "Failed to send LARI_CONFIG_CHANGE (%d)\n",
    ret);
}

void iwl_mld_init_uats(struct iwl_mld *mld)
{
 int ret;
 struct iwl_host_cmd cmd = {
  .id = WIDE_ID(REGULATORY_AND_NVM_GROUP,
         MCC_ALLOWED_AP_TYPE_CMD),
  .data[0] = &mld->fwrt.uats_table,
  .len[0] =  sizeof(mld->fwrt.uats_table),
  .dataflags[0] = IWL_HCMD_DFL_NOCOPY,
 };

 if (!mld->fwrt.uats_valid)
  return;

 ret = iwl_mld_send_cmd(mld, &cmd);
 if (ret)
  IWL_ERR(mld, "failed to send MCC_ALLOWED_AP_TYPE_CMD (%d)\n",
   ret);
}

void iwl_mld_init_tas(struct iwl_mld *mld)
{
 int ret;
 struct iwl_tas_data data = {};
 struct iwl_tas_config_cmd cmd = {};
 u32 cmd_id = WIDE_ID(REGULATORY_AND_NVM_GROUP, TAS_CONFIG);

 BUILD_BUG_ON(ARRAY_SIZE(data.block_list_array) !=
       IWL_WTAS_BLACK_LIST_MAX);
 BUILD_BUG_ON(ARRAY_SIZE(cmd.block_list_array) !=
       IWL_WTAS_BLACK_LIST_MAX);

 if (!fw_has_capa(&mld->fw->ucode_capa, IWL_UCODE_TLV_CAPA_TAS_CFG)) {
  IWL_DEBUG_RADIO(mld, "TAS not enabled in FW\n");
  return;
 }

 ret = iwl_bios_get_tas_table(&mld->fwrt, &data);
 if (ret < 0) {
  IWL_DEBUG_RADIO(mld,
    "TAS table invalid or unavailable. (%d)\n",
    ret);
  return;
 }

 if (!iwl_is_tas_approved()) {
  IWL_DEBUG_RADIO(mld,
    "System vendor '%s' is not in the approved list, disabling TAS in US and Canada.\n",
    dmi_get_system_info(DMI_SYS_VENDOR) ?: "");
  if ((!iwl_add_mcc_to_tas_block_list(data.block_list_array,
          &data.block_list_size,
          IWL_MCC_US)) ||
      (!iwl_add_mcc_to_tas_block_list(data.block_list_array,
          &data.block_list_size,
          IWL_MCC_CANADA))) {
   IWL_DEBUG_RADIO(mld,
     "Unable to add US/Canada to TAS block list, disabling TAS\n");
   return;
  }
 } else {
  IWL_DEBUG_RADIO(mld,
    "System vendor '%s' is in the approved list.\n",
    dmi_get_system_info(DMI_SYS_VENDOR) ?: "");
 }

 cmd.block_list_size = cpu_to_le16(data.block_list_size);
 for (u8 i = 0; i < data.block_list_size; i++)
  cmd.block_list_array[i] =
   cpu_to_le16(data.block_list_array[i]);
 cmd.tas_config_info.table_source = data.table_source;
 cmd.tas_config_info.table_revision = data.table_revision;
 cmd.tas_config_info.value = cpu_to_le32(data.tas_selection);

 ret = iwl_mld_send_cmd_pdu(mld, cmd_id, &cmd);
 if (ret)
  IWL_DEBUG_RADIO(mld, "failed to send TAS_CONFIG (%d)\n", ret);
}