Quelle  intel_uncore.c   Sprache: C

/*
 * Copyright © 2016 Intel Corporation
 *
 * Permission is hereby granted, free of charge, to any person obtaining a
 * copy of this software and associated documentation files (the "Software"),
 * to deal in the Software without restriction, including without limitation
 * the rights to use, copy, modify, merge, publish, distribute, sublicense,
 * and/or sell copies of the Software, and to permit persons to whom the
 * Software is furnished to do so, subject to the following conditions:
 *
 * The above copyright notice and this permission notice (including the next
 * paragraph) shall be included in all copies or substantial portions of the
 * Software.
 *
 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
 * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
 * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
 * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
 * IN THE SOFTWARE.
 *
 */

#include "../i915_selftest.h"

#include "gt/intel_gt.h"

static int intel_fw_table_check(const struct intel_forcewake_range *ranges,
    unsigned int num_ranges,
    bool is_watertight)
{
 unsigned int i;
 s32 prev;

 for (i = 0, prev = -1; i < num_ranges; i++, ranges++) {
  /* Check that the table is watertight */
  if (is_watertight && (prev + 1) != (s32)ranges->start) {
   pr_err("%s: entry[%d]:(%x, %x) is not watertight to previous (%x)\n",
          __func__, i, ranges->start, ranges->end, prev);
   return -EINVAL;
  }

  /* Check that the table never goes backwards */
  if (prev >= (s32)ranges->start) {
   pr_err("%s: entry[%d]:(%x, %x) is less than the previous (%x)\n",
          __func__, i, ranges->start, ranges->end, prev);
   return -EINVAL;
  }

  /* Check that the entry is valid */
  if (ranges->start >= ranges->end) {
   pr_err("%s: entry[%d]:(%x, %x) has negative length\n",
          __func__, i, ranges->start, ranges->end);
   return -EINVAL;
  }

  prev = ranges->end;
 }

 return 0;
}

static int intel_shadow_table_check(void)
{
 struct {
  const struct i915_range *regs;
  unsigned int size;
 } range_lists[] = {
  { gen8_shadowed_regs, ARRAY_SIZE(gen8_shadowed_regs) },
  { gen11_shadowed_regs, ARRAY_SIZE(gen11_shadowed_regs) },
  { gen12_shadowed_regs, ARRAY_SIZE(gen12_shadowed_regs) },
  { dg2_shadowed_regs, ARRAY_SIZE(dg2_shadowed_regs) },
  { mtl_shadowed_regs, ARRAY_SIZE(mtl_shadowed_regs) },
  { xelpmp_shadowed_regs, ARRAY_SIZE(xelpmp_shadowed_regs) },
 };
 const struct i915_range *range;
 unsigned int i, j;
 s32 prev;

 for (j = 0; j < ARRAY_SIZE(range_lists); ++j) {
  range = range_lists[j].regs;
  for (i = 0, prev = -1; i < range_lists[j].size; i++, range++) {
   if (range->end < range->start) {
    pr_err("%s: range[%d]:(%06x-%06x) has end before start\n",
           __func__, i, range->start, range->end);
    return -EINVAL;
   }

   if (prev >= (s32)range->start) {
    pr_err("%s: range[%d]:(%06x-%06x) is before end of previous (%06x)\n",
           __func__, i, range->start, range->end, prev);
    return -EINVAL;
   }

   if (range->start % 4) {
    pr_err("%s: range[%d]:(%06x-%06x) has non-dword-aligned start\n",
           __func__, i, range->start, range->end);
    return -EINVAL;
   }

   prev = range->end;
  }
 }

 return 0;
}

int intel_uncore_mock_selftests(void)
{
 struct {
  const struct intel_forcewake_range *ranges;
  unsigned int num_ranges;
  bool is_watertight;
 } fw[] = {
  { __vlv_fw_ranges, ARRAY_SIZE(__vlv_fw_ranges), false },
  { __chv_fw_ranges, ARRAY_SIZE(__chv_fw_ranges), false },
  { __gen9_fw_ranges, ARRAY_SIZE(__gen9_fw_ranges), true },
  { __gen11_fw_ranges, ARRAY_SIZE(__gen11_fw_ranges), true },
  { __gen12_fw_ranges, ARRAY_SIZE(__gen12_fw_ranges), true },
  { __mtl_fw_ranges, ARRAY_SIZE(__mtl_fw_ranges), true },
  { __xelpmp_fw_ranges, ARRAY_SIZE(__xelpmp_fw_ranges), true },
 };
 int err, i;

 for (i = 0; i < ARRAY_SIZE(fw); i++) {
  err = intel_fw_table_check(fw[i].ranges,
        fw[i].num_ranges,
        fw[i].is_watertight);
  if (err)
   return err;
 }

 err = intel_shadow_table_check();
 if (err)
  return err;

 return 0;
}

static int live_forcewake_ops(void *arg)
{
 static const struct reg {
  const char *name;
  u8 min_graphics_ver;
  u8 max_graphics_ver;
  unsigned long platforms;
  unsigned int offset;
 } registers[] = {
  {
   "RING_START",
   6, 7,
   0x38,
  },
  {
   "RING_MI_MODE",
   8, U8_MAX,
   0x9c,
  }
 };
 const struct reg *r;
 struct intel_gt *gt = arg;
 struct intel_uncore_forcewake_domain *domain;
 struct intel_uncore *uncore = gt->uncore;
 struct intel_engine_cs *engine;
 enum intel_engine_id id;
 intel_wakeref_t wakeref;
 unsigned int tmp;
 int err = 0;

 GEM_BUG_ON(gt->awake);

 /* vlv/chv with their pcu behave differently wrt reads */
 if (IS_VALLEYVIEW(gt->i915) || IS_CHERRYVIEW(gt->i915)) {
  pr_debug("PCU fakes forcewake badly; skipping\n");
  return 0;
 }

 /*
  * Not quite as reliable across the gen as one would hope.
  *
  * Either our theory of operation is incorrect, or there remain
  * external parties interfering with the powerwells.
  *
  * https://bugs.freedesktop.org/show_bug.cgi?id=110210
 */
 if (!IS_ENABLED(CONFIG_DRM_I915_SELFTEST_BROKEN))
  return 0;

 /* We have to pick carefully to get the exact behaviour we need */
 for (r = registers; r->name; r++)
  if (IS_GRAPHICS_VER(gt->i915, r->min_graphics_ver, r->max_graphics_ver))
   break;
 if (!r->name) {
  pr_debug("Forcewaked register not known for %s; skipping\n",
    intel_platform_name(INTEL_INFO(gt->i915)->platform));
  return 0;
 }

 wakeref = intel_runtime_pm_get(uncore->rpm);

 for_each_fw_domain(domain, uncore, tmp) {
  smp_store_mb(domain->active, false);
  if (!hrtimer_cancel(&domain->timer))
   continue;

  intel_uncore_fw_release_timer(&domain->timer);
 }

 for_each_engine(engine, gt, id) {
  i915_reg_t mmio = _MMIO(engine->mmio_base + r->offset);
  u32 __iomem *reg = intel_uncore_regs(uncore) + engine->mmio_base + r->offset;
  enum forcewake_domains fw_domains;
  u32 val;

  if (!engine->default_state)
   continue;

  fw_domains = intel_uncore_forcewake_for_reg(uncore, mmio,
           FW_REG_READ);
  if (!fw_domains)
   continue;

  for_each_fw_domain_masked(domain, fw_domains, uncore, tmp) {
   if (!domain->wake_count)
    continue;

   pr_err("fw_domain %s still active, aborting test!\n",
          intel_uncore_forcewake_domain_to_str(domain->id));
   err = -EINVAL;
   goto out_rpm;
  }

  intel_uncore_forcewake_get(uncore, fw_domains);
  val = readl(reg);
  intel_uncore_forcewake_put(uncore, fw_domains);

  /* Flush the forcewake release (delayed onto a timer) */
  for_each_fw_domain_masked(domain, fw_domains, uncore, tmp) {
   smp_store_mb(domain->active, false);
   if (hrtimer_cancel(&domain->timer))
    intel_uncore_fw_release_timer(&domain->timer);

   preempt_disable();
   err = wait_ack_clear(domain, FORCEWAKE_KERNEL);
   preempt_enable();
   if (err) {
    pr_err("Failed to clear fw_domain %s\n",
           intel_uncore_forcewake_domain_to_str(domain->id));
    goto out_rpm;
   }
  }

  if (!val) {
   pr_err("%s:%s was zero while fw was held!\n",
          engine->name, r->name);
   err = -EINVAL;
   goto out_rpm;
  }

  /* We then expect the read to return 0 outside of the fw */
  if (wait_for(readl(reg) == 0, 100)) {
   pr_err("%s:%s=%0x, fw_domains 0x%x still up after 100ms!\n",
          engine->name, r->name, readl(reg), fw_domains);
   err = -ETIMEDOUT;
   goto out_rpm;
  }
 }

out_rpm:
 intel_runtime_pm_put(uncore->rpm, wakeref);
 return err;
}

static int live_forcewake_domains(void *arg)
{
#define FW_RANGE 0x40000
 struct intel_gt *gt = arg;
 struct intel_uncore *uncore = gt->uncore;
 unsigned long *valid;
 u32 offset;
 int err;

 if (!HAS_FPGA_DBG_UNCLAIMED(gt->i915) &&
     !IS_VALLEYVIEW(gt->i915) &&
     !IS_CHERRYVIEW(gt->i915))
  return 0;

 /*
  * This test may lockup the machine or cause GPU hangs afterwards.
 */
 if (!IS_ENABLED(CONFIG_DRM_I915_SELFTEST_BROKEN))
  return 0;

 valid = bitmap_zalloc(FW_RANGE, GFP_KERNEL);
 if (!valid)
  return -ENOMEM;

 intel_uncore_forcewake_get(uncore, FORCEWAKE_ALL);

 check_for_unclaimed_mmio(uncore);
 for (offset = 0; offset < FW_RANGE; offset += 4) {
  i915_reg_t reg = { offset };

  intel_uncore_posting_read_fw(uncore, reg);
  if (!check_for_unclaimed_mmio(uncore))
   set_bit(offset, valid);
 }

 intel_uncore_forcewake_put(uncore, FORCEWAKE_ALL);

 err = 0;
 for_each_set_bit(offset, valid, FW_RANGE) {
  i915_reg_t reg = { offset };

  iosf_mbi_punit_acquire();
  intel_uncore_forcewake_reset(uncore);
  iosf_mbi_punit_release();

  check_for_unclaimed_mmio(uncore);

  intel_uncore_posting_read_fw(uncore, reg);
  if (check_for_unclaimed_mmio(uncore)) {
   pr_err("Unclaimed mmio read to register 0x%04x\n",
          offset);
   err = -EINVAL;
  }
 }

 bitmap_free(valid);
 return err;
}

static int live_fw_table(void *arg)
{
 struct intel_gt *gt = arg;

 /* Confirm the table we load is still valid */
 return intel_fw_table_check(gt->uncore->fw_domains_table,
        gt->uncore->fw_domains_table_entries,
        GRAPHICS_VER(gt->i915) >= 9);
}

int intel_uncore_live_selftests(struct drm_i915_private *i915)
{
 static const struct i915_subtest tests[] = {
  SUBTEST(live_fw_table),
  SUBTEST(live_forcewake_ops),
  SUBTEST(live_forcewake_domains),
 };

 return intel_gt_live_subtests(tests, to_gt(i915));
}