Quelle  omap-des.c

// SPDX-License-Identifier: GPL-2.0-only
/*
 * Support for OMAP DES and Triple DES HW acceleration.
 *
 * Copyright (c) 2013 Texas Instruments Incorporated
 * Author: Joel Fernandes <joelf@ti.com>
 */

#define pr_fmt(fmt) "%s: " fmt, __func__

#ifdef DEBUG
#define prn(num) printk(#num "=%d\n", num)
#define prx(num) printk(#num "=%x\n", num)
#else
#define prn(num) do { } while (0)
#define prx(num)  do { } while (0)
#endif

#include <crypto/engine.h>
#include <crypto/internal/des.h>
#include <crypto/internal/skcipher.h>
#include <linux/dma-mapping.h>
#include <linux/dmaengine.h>
#include <linux/err.h>
#include <linux/init.h>
#include <linux/interrupt.h>
#include <linux/io.h>
#include <linux/kernel.h>
#include <linux/module.h>
#include <linux/of.h>
#include <linux/platform_device.h>
#include <linux/pm_runtime.h>
#include <linux/scatterlist.h>
#include <linux/string.h>

#include "omap-crypto.h"

#define DST_MAXBURST   2

#define DES_BLOCK_WORDS  (DES_BLOCK_SIZE >> 2)

#define DES_REG_KEY(dd, x)  ((dd)->pdata->key_ofs - \
      ((x ^ 0x01) * 0x04))

#define DES_REG_IV(dd, x)  ((dd)->pdata->iv_ofs + ((x) * 0x04))

#define DES_REG_CTRL(dd)  ((dd)->pdata->ctrl_ofs)
#define DES_REG_CTRL_CBC  BIT(4)
#define DES_REG_CTRL_TDES  BIT(3)
#define DES_REG_CTRL_DIRECTION  BIT(2)
#define DES_REG_CTRL_INPUT_READY BIT(1)
#define DES_REG_CTRL_OUTPUT_READY BIT(0)

#define DES_REG_DATA_N(dd, x)  ((dd)->pdata->data_ofs + ((x) * 0x04))

#define DES_REG_REV(dd)   ((dd)->pdata->rev_ofs)

#define DES_REG_MASK(dd)  ((dd)->pdata->mask_ofs)

#define DES_REG_LENGTH_N(x)  (0x24 + ((x) * 0x04))

#define DES_REG_IRQ_STATUS(dd)         ((dd)->pdata->irq_status_ofs)
#define DES_REG_IRQ_ENABLE(dd)         ((dd)->pdata->irq_enable_ofs)
#define DES_REG_IRQ_DATA_IN            BIT(1)
#define DES_REG_IRQ_DATA_OUT           BIT(2)

#define FLAGS_MODE_MASK  0x000f
#define FLAGS_ENCRYPT  BIT(0)
#define FLAGS_CBC  BIT(1)
#define FLAGS_INIT  BIT(4)
#define FLAGS_BUSY  BIT(6)

#define DEFAULT_AUTOSUSPEND_DELAY 1000

#define FLAGS_IN_DATA_ST_SHIFT 8
#define FLAGS_OUT_DATA_ST_SHIFT 10

struct omap_des_ctx {
 struct omap_des_dev *dd;

 int  keylen;
 __le32  key[(3 * DES_KEY_SIZE) / sizeof(u32)];
 unsigned long flags;
};

struct omap_des_reqctx {
 unsigned long mode;
};

#define OMAP_DES_QUEUE_LENGTH 1
#define OMAP_DES_CACHE_SIZE 0

struct omap_des_algs_info {
 struct skcipher_engine_alg *algs_list;
 unsigned int   size;
 unsigned int   registered;
};

struct omap_des_pdata {
 struct omap_des_algs_info *algs_info;
 unsigned int algs_info_size;

 void  (*trigger)(struct omap_des_dev *dd, int length);

 u32  key_ofs;
 u32  iv_ofs;
 u32  ctrl_ofs;
 u32  data_ofs;
 u32  rev_ofs;
 u32  mask_ofs;
 u32             irq_enable_ofs;
 u32             irq_status_ofs;

 u32  dma_enable_in;
 u32  dma_enable_out;
 u32  dma_start;

 u32  major_mask;
 u32  major_shift;
 u32  minor_mask;
 u32  minor_shift;
};

struct omap_des_dev {
 struct list_head list;
 unsigned long  phys_base;
 void __iomem  *io_base;
 struct omap_des_ctx *ctx;
 struct device  *dev;
 unsigned long  flags;
 int   err;

 struct tasklet_struct done_task;

 struct skcipher_request *req;
 struct crypto_engine  *engine;
 /*
 * total is used by PIO mode for book keeping so introduce
 * variable total_save as need it to calc page_order
 */
 size_t                          total;
 size_t                          total_save;

 struct scatterlist  *in_sg;
 struct scatterlist  *out_sg;

 /* Buffers for copying for unaligned cases */
 struct scatterlist  in_sgl;
 struct scatterlist  out_sgl;
 struct scatterlist  *orig_out;

 unsigned int  in_sg_offset;
 unsigned int  out_sg_offset;
 struct dma_chan  *dma_lch_in;
 struct dma_chan  *dma_lch_out;
 int   in_sg_len;
 int   out_sg_len;
 int   pio_only;
 const struct omap_des_pdata *pdata;
};

/* keep registered devices data here */
static LIST_HEAD(dev_list);
static DEFINE_SPINLOCK(list_lock);

#ifdef DEBUG
#define omap_des_read(dd, offset)                               \
 ({                                                              \
  int _read_ret;                                          \
  _read_ret = __raw_readl(dd->io_base + offset);          \
  pr_err("omap_des_read(" #offset "=%#x)= %#x\n",       \
   offset, _read_ret);                            \
  _read_ret;                                              \
  })
#else
static inline u32 omap_des_read(struct omap_des_dev *dd, u32 offset)
{
 return __raw_readl(dd->io_base + offset);
}
#endif

#ifdef DEBUG
#define omap_des_write(dd, offset, value)                               \
 do {                                                            \
  pr_err("omap_des_write(" #offset "=%#x) value=%#x\n", \
    offset, value);                                \
  __raw_writel(value, dd->io_base + offset);              \
 } while (0)
#else
static inline void omap_des_write(struct omap_des_dev *dd, u32 offset,
  u32 value)
{
 __raw_writel(value, dd->io_base + offset);
}
#endif

static inline void omap_des_write_mask(struct omap_des_dev *dd, u32 offset,
     u32 value, u32 mask)
{
 u32 val;

 val = omap_des_read(dd, offset);
 val &= ~mask;
 val |= value;
 omap_des_write(dd, offset, val);
}

static void omap_des_write_n(struct omap_des_dev *dd, u32 offset,
     u32 *value, int count)
{
 for (; count--; value++, offset += 4)
  omap_des_write(dd, offset, *value);
}

static int omap_des_hw_init(struct omap_des_dev *dd)
{
 int err;

 /*
 * clocks are enabled when request starts and disabled when finished.
 * It may be long delays between requests.
 * Device might go to off mode to save power.
 */
 err = pm_runtime_resume_and_get(dd->dev);
 if (err < 0) {
  dev_err(dd->dev, "%s: failed to get_sync(%d)\n", __func__, err);
  return err;
 }

 if (!(dd->flags & FLAGS_INIT)) {
  dd->flags |= FLAGS_INIT;
  dd->err = 0;
 }

 return 0;
}

static int omap_des_write_ctrl(struct omap_des_dev *dd)
{
 unsigned int key32;
 int i, err;
 u32 val = 0, mask = 0;

 err = omap_des_hw_init(dd);
 if (err)
  return err;

 key32 = dd->ctx->keylen / sizeof(u32);

 /* it seems a key should always be set even if it has not changed */
 for (i = 0; i < key32; i++) {
  omap_des_write(dd, DES_REG_KEY(dd, i),
          __le32_to_cpu(dd->ctx->key[i]));
 }

 if ((dd->flags & FLAGS_CBC) && dd->req->iv)
  omap_des_write_n(dd, DES_REG_IV(dd, 0), (void *)dd->req->iv, 2);

 if (dd->flags & FLAGS_CBC)
  val |= DES_REG_CTRL_CBC;
 if (dd->flags & FLAGS_ENCRYPT)
  val |= DES_REG_CTRL_DIRECTION;
 if (key32 == 6)
  val |= DES_REG_CTRL_TDES;

 mask |= DES_REG_CTRL_CBC | DES_REG_CTRL_DIRECTION | DES_REG_CTRL_TDES;

 omap_des_write_mask(dd, DES_REG_CTRL(dd), val, mask);

 return 0;
}

static void omap_des_dma_trigger_omap4(struct omap_des_dev *dd, int length)
{
 u32 mask, val;

 omap_des_write(dd, DES_REG_LENGTH_N(0), length);

 val = dd->pdata->dma_start;

 if (dd->dma_lch_out != NULL)
  val |= dd->pdata->dma_enable_out;
 if (dd->dma_lch_in != NULL)
  val |= dd->pdata->dma_enable_in;

 mask = dd->pdata->dma_enable_out | dd->pdata->dma_enable_in |
        dd->pdata->dma_start;

 omap_des_write_mask(dd, DES_REG_MASK(dd), val, mask);
}

static void omap_des_dma_stop(struct omap_des_dev *dd)
{
 u32 mask;

 mask = dd->pdata->dma_enable_out | dd->pdata->dma_enable_in |
        dd->pdata->dma_start;

 omap_des_write_mask(dd, DES_REG_MASK(dd), 0, mask);
}

static struct omap_des_dev *omap_des_find_dev(struct omap_des_ctx *ctx)
{
 struct omap_des_dev *dd = NULL, *tmp;

 spin_lock_bh(&list_lock);
 if (!ctx->dd) {
  list_for_each_entry(tmp, &dev_list, list) {
   /* FIXME: take fist available des core */
   dd = tmp;
   break;
  }
  ctx->dd = dd;
 } else {
  /* already found before */
  dd = ctx->dd;
 }
 spin_unlock_bh(&list_lock);

 return dd;
}

static void omap_des_dma_out_callback(void *data)
{
 struct omap_des_dev *dd = data;

 /* dma_lch_out - completed */
 tasklet_schedule(&dd->done_task);
}

static int omap_des_dma_init(struct omap_des_dev *dd)
{
 int err;

 dd->dma_lch_out = NULL;
 dd->dma_lch_in = NULL;

 dd->dma_lch_in = dma_request_chan(dd->dev, "rx");
 if (IS_ERR(dd->dma_lch_in)) {
  dev_err(dd->dev, "Unable to request in DMA channel\n");
  return PTR_ERR(dd->dma_lch_in);
 }

 dd->dma_lch_out = dma_request_chan(dd->dev, "tx");
 if (IS_ERR(dd->dma_lch_out)) {
  dev_err(dd->dev, "Unable to request out DMA channel\n");
  err = PTR_ERR(dd->dma_lch_out);
  goto err_dma_out;
 }

 return 0;

err_dma_out:
 dma_release_channel(dd->dma_lch_in);

 return err;
}

static void omap_des_dma_cleanup(struct omap_des_dev *dd)
{
 if (dd->pio_only)
  return;

 dma_release_channel(dd->dma_lch_out);
 dma_release_channel(dd->dma_lch_in);
}

static int omap_des_crypt_dma(struct crypto_tfm *tfm,
  struct scatterlist *in_sg, struct scatterlist *out_sg,
  int in_sg_len, int out_sg_len)
{
 struct omap_des_ctx *ctx = crypto_tfm_ctx(tfm);
 struct omap_des_dev *dd = ctx->dd;
 struct dma_async_tx_descriptor *tx_in, *tx_out;
 struct dma_slave_config cfg;
 int ret;

 if (dd->pio_only) {
  dd->in_sg_offset = 0;
  dd->out_sg_offset = 0;

  /* Enable DATAIN interrupt and let it take
   care of the rest */
  omap_des_write(dd, DES_REG_IRQ_ENABLE(dd), 0x2);
  return 0;
 }

 dma_sync_sg_for_device(dd->dev, dd->in_sg, in_sg_len, DMA_TO_DEVICE);

 memset(&cfg, 0, sizeof(cfg));

 cfg.src_addr = dd->phys_base + DES_REG_DATA_N(dd, 0);
 cfg.dst_addr = dd->phys_base + DES_REG_DATA_N(dd, 0);
 cfg.src_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES;
 cfg.dst_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES;
 cfg.src_maxburst = DST_MAXBURST;
 cfg.dst_maxburst = DST_MAXBURST;

 /* IN */
 ret = dmaengine_slave_config(dd->dma_lch_in, &cfg);
 if (ret) {
  dev_err(dd->dev, "can't configure IN dmaengine slave: %d\n",
   ret);
  return ret;
 }

 tx_in = dmaengine_prep_slave_sg(dd->dma_lch_in, in_sg, in_sg_len,
     DMA_MEM_TO_DEV,
     DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 if (!tx_in) {
  dev_err(dd->dev, "IN prep_slave_sg() failed\n");
  return -EINVAL;
 }

 /* No callback necessary */
 tx_in->callback_param = dd;

 /* OUT */
 ret = dmaengine_slave_config(dd->dma_lch_out, &cfg);
 if (ret) {
  dev_err(dd->dev, "can't configure OUT dmaengine slave: %d\n",
   ret);
  return ret;
 }

 tx_out = dmaengine_prep_slave_sg(dd->dma_lch_out, out_sg, out_sg_len,
     DMA_DEV_TO_MEM,
     DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 if (!tx_out) {
  dev_err(dd->dev, "OUT prep_slave_sg() failed\n");
  return -EINVAL;
 }

 tx_out->callback = omap_des_dma_out_callback;
 tx_out->callback_param = dd;

 dmaengine_submit(tx_in);
 dmaengine_submit(tx_out);

 dma_async_issue_pending(dd->dma_lch_in);
 dma_async_issue_pending(dd->dma_lch_out);

 /* start DMA */
 dd->pdata->trigger(dd, dd->total);

 return 0;
}

static int omap_des_crypt_dma_start(struct omap_des_dev *dd)
{
 struct crypto_tfm *tfm = crypto_skcipher_tfm(
     crypto_skcipher_reqtfm(dd->req));
 int err;

 pr_debug("total: %zd\n", dd->total);

 if (!dd->pio_only) {
  err = dma_map_sg(dd->dev, dd->in_sg, dd->in_sg_len,
     DMA_TO_DEVICE);
  if (!err) {
   dev_err(dd->dev, "dma_map_sg() error\n");
   return -EINVAL;
  }

  err = dma_map_sg(dd->dev, dd->out_sg, dd->out_sg_len,
     DMA_FROM_DEVICE);
  if (!err) {
   dev_err(dd->dev, "dma_map_sg() error\n");
   return -EINVAL;
  }
 }

 err = omap_des_crypt_dma(tfm, dd->in_sg, dd->out_sg, dd->in_sg_len,
     dd->out_sg_len);
 if (err && !dd->pio_only) {
  dma_unmap_sg(dd->dev, dd->in_sg, dd->in_sg_len, DMA_TO_DEVICE);
  dma_unmap_sg(dd->dev, dd->out_sg, dd->out_sg_len,
        DMA_FROM_DEVICE);
 }

 return err;
}

static void omap_des_finish_req(struct omap_des_dev *dd, int err)
{
 struct skcipher_request *req = dd->req;

 pr_debug("err: %d\n", err);

 crypto_finalize_skcipher_request(dd->engine, req, err);

 pm_runtime_put_autosuspend(dd->dev);
}

static int omap_des_crypt_dma_stop(struct omap_des_dev *dd)
{
 pr_debug("total: %zd\n", dd->total);

 omap_des_dma_stop(dd);

 dmaengine_terminate_all(dd->dma_lch_in);
 dmaengine_terminate_all(dd->dma_lch_out);

 return 0;
}

static int omap_des_handle_queue(struct omap_des_dev *dd,
     struct skcipher_request *req)
{
 if (req)
  return crypto_transfer_skcipher_request_to_engine(dd->engine, req);

 return 0;
}

static int omap_des_prepare_req(struct skcipher_request *req,
    struct omap_des_dev *dd)
{
 struct omap_des_ctx *ctx = crypto_skcipher_ctx(
   crypto_skcipher_reqtfm(req));
 struct omap_des_reqctx *rctx;
 int ret;
 u16 flags;

 /* assign new request to device */
 dd->req = req;
 dd->total = req->cryptlen;
 dd->total_save = req->cryptlen;
 dd->in_sg = req->src;
 dd->out_sg = req->dst;
 dd->orig_out = req->dst;

 flags = OMAP_CRYPTO_COPY_DATA;
 if (req->src == req->dst)
  flags |= OMAP_CRYPTO_FORCE_COPY;

 ret = omap_crypto_align_sg(&dd->in_sg, dd->total, DES_BLOCK_SIZE,
       &dd->in_sgl, flags,
       FLAGS_IN_DATA_ST_SHIFT, &dd->flags);
 if (ret)
  return ret;

 ret = omap_crypto_align_sg(&dd->out_sg, dd->total, DES_BLOCK_SIZE,
       &dd->out_sgl, 0,
       FLAGS_OUT_DATA_ST_SHIFT, &dd->flags);
 if (ret)
  return ret;

 dd->in_sg_len = sg_nents_for_len(dd->in_sg, dd->total);
 if (dd->in_sg_len < 0)
  return dd->in_sg_len;

 dd->out_sg_len = sg_nents_for_len(dd->out_sg, dd->total);
 if (dd->out_sg_len < 0)
  return dd->out_sg_len;

 rctx = skcipher_request_ctx(req);
 ctx = crypto_skcipher_ctx(crypto_skcipher_reqtfm(req));
 rctx->mode &= FLAGS_MODE_MASK;
 dd->flags = (dd->flags & ~FLAGS_MODE_MASK) | rctx->mode;

 dd->ctx = ctx;
 ctx->dd = dd;

 return omap_des_write_ctrl(dd);
}

static int omap_des_crypt_req(struct crypto_engine *engine,
         void *areq)
{
 struct skcipher_request *req = container_of(areq, struct skcipher_request, base);
 struct omap_des_ctx *ctx = crypto_skcipher_ctx(
   crypto_skcipher_reqtfm(req));
 struct omap_des_dev *dd = omap_des_find_dev(ctx);

 if (!dd)
  return -ENODEV;

 return omap_des_prepare_req(req, dd) ?:
        omap_des_crypt_dma_start(dd);
}

static void omap_des_done_task(unsigned long data)
{
 struct omap_des_dev *dd = (struct omap_des_dev *)data;
 int i;

 pr_debug("enter done_task\n");

 if (!dd->pio_only) {
  dma_sync_sg_for_device(dd->dev, dd->out_sg, dd->out_sg_len,
           DMA_FROM_DEVICE);
  dma_unmap_sg(dd->dev, dd->in_sg, dd->in_sg_len, DMA_TO_DEVICE);
  dma_unmap_sg(dd->dev, dd->out_sg, dd->out_sg_len,
        DMA_FROM_DEVICE);
  omap_des_crypt_dma_stop(dd);
 }

 omap_crypto_cleanup(&dd->in_sgl, NULL, 0, dd->total_save,
       FLAGS_IN_DATA_ST_SHIFT, dd->flags);

 omap_crypto_cleanup(&dd->out_sgl, dd->orig_out, 0, dd->total_save,
       FLAGS_OUT_DATA_ST_SHIFT, dd->flags);

 if ((dd->flags & FLAGS_CBC) && dd->req->iv)
  for (i = 0; i < 2; i++)
   ((u32 *)dd->req->iv)[i] =
    omap_des_read(dd, DES_REG_IV(dd, i));

 omap_des_finish_req(dd, 0);

 pr_debug("exit\n");
}

static int omap_des_crypt(struct skcipher_request *req, unsigned long mode)
{
 struct omap_des_ctx *ctx = crypto_skcipher_ctx(
   crypto_skcipher_reqtfm(req));
 struct omap_des_reqctx *rctx = skcipher_request_ctx(req);
 struct omap_des_dev *dd;

 pr_debug("nbytes: %d, enc: %d, cbc: %d\n", req->cryptlen,
   !!(mode & FLAGS_ENCRYPT),
   !!(mode & FLAGS_CBC));

 if (!req->cryptlen)
  return 0;

 if (!IS_ALIGNED(req->cryptlen, DES_BLOCK_SIZE))
  return -EINVAL;

 dd = omap_des_find_dev(ctx);
 if (!dd)
  return -ENODEV;

 rctx->mode = mode;

 return omap_des_handle_queue(dd, req);
}

/* ********************** ALG API ************************************ */

static int omap_des_setkey(struct crypto_skcipher *cipher, const u8 *key,
      unsigned int keylen)
{
 struct omap_des_ctx *ctx = crypto_skcipher_ctx(cipher);
 int err;

 pr_debug("enter, keylen: %d\n", keylen);

 err = verify_skcipher_des_key(cipher, key);
 if (err)
  return err;

 memcpy(ctx->key, key, keylen);
 ctx->keylen = keylen;

 return 0;
}

static int omap_des3_setkey(struct crypto_skcipher *cipher, const u8 *key,
       unsigned int keylen)
{
 struct omap_des_ctx *ctx = crypto_skcipher_ctx(cipher);
 int err;

 pr_debug("enter, keylen: %d\n", keylen);

 err = verify_skcipher_des3_key(cipher, key);
 if (err)
  return err;

 memcpy(ctx->key, key, keylen);
 ctx->keylen = keylen;

 return 0;
}

static int omap_des_ecb_encrypt(struct skcipher_request *req)
{
 return omap_des_crypt(req, FLAGS_ENCRYPT);
}

static int omap_des_ecb_decrypt(struct skcipher_request *req)
{
 return omap_des_crypt(req, 0);
}

static int omap_des_cbc_encrypt(struct skcipher_request *req)
{
 return omap_des_crypt(req, FLAGS_ENCRYPT | FLAGS_CBC);
}

static int omap_des_cbc_decrypt(struct skcipher_request *req)
{
 return omap_des_crypt(req, FLAGS_CBC);
}

static int omap_des_init_tfm(struct crypto_skcipher *tfm)
{
 pr_debug("enter\n");

 crypto_skcipher_set_reqsize(tfm, sizeof(struct omap_des_reqctx));

 return 0;
}

/* ********************** ALGS ************************************ */

static struct skcipher_engine_alg algs_ecb_cbc[] = {
{
 .base = {
  .base.cra_name  = "ecb(des)",
  .base.cra_driver_name = "ecb-des-omap",
  .base.cra_priority = 300,
  .base.cra_flags  = CRYPTO_ALG_KERN_DRIVER_ONLY |
       CRYPTO_ALG_ASYNC,
  .base.cra_blocksize = DES_BLOCK_SIZE,
  .base.cra_ctxsize = sizeof(struct omap_des_ctx),
  .base.cra_module = THIS_MODULE,

  .min_keysize  = DES_KEY_SIZE,
  .max_keysize  = DES_KEY_SIZE,
  .setkey   = omap_des_setkey,
  .encrypt  = omap_des_ecb_encrypt,
  .decrypt  = omap_des_ecb_decrypt,
  .init   = omap_des_init_tfm,
 },
 .op.do_one_request = omap_des_crypt_req,
},
{
 .base = {
  .base.cra_name  = "cbc(des)",
  .base.cra_driver_name = "cbc-des-omap",
  .base.cra_priority = 300,
  .base.cra_flags  = CRYPTO_ALG_KERN_DRIVER_ONLY |
       CRYPTO_ALG_ASYNC,
  .base.cra_blocksize = DES_BLOCK_SIZE,
  .base.cra_ctxsize = sizeof(struct omap_des_ctx),
  .base.cra_module = THIS_MODULE,

  .min_keysize  = DES_KEY_SIZE,
  .max_keysize  = DES_KEY_SIZE,
  .ivsize   = DES_BLOCK_SIZE,
  .setkey   = omap_des_setkey,
  .encrypt  = omap_des_cbc_encrypt,
  .decrypt  = omap_des_cbc_decrypt,
  .init   = omap_des_init_tfm,
 },
 .op.do_one_request = omap_des_crypt_req,
},
{
 .base = {
  .base.cra_name  = "ecb(des3_ede)",
  .base.cra_driver_name = "ecb-des3-omap",
  .base.cra_priority = 300,
  .base.cra_flags  = CRYPTO_ALG_KERN_DRIVER_ONLY |
       CRYPTO_ALG_ASYNC,
  .base.cra_blocksize = DES3_EDE_BLOCK_SIZE,
  .base.cra_ctxsize = sizeof(struct omap_des_ctx),
  .base.cra_module = THIS_MODULE,

  .min_keysize  = DES3_EDE_KEY_SIZE,
  .max_keysize  = DES3_EDE_KEY_SIZE,
  .setkey   = omap_des3_setkey,
  .encrypt  = omap_des_ecb_encrypt,
  .decrypt  = omap_des_ecb_decrypt,
  .init   = omap_des_init_tfm,
 },
 .op.do_one_request = omap_des_crypt_req,
},
{
 .base = {
  .base.cra_name  = "cbc(des3_ede)",
  .base.cra_driver_name = "cbc-des3-omap",
  .base.cra_priority = 300,
  .base.cra_flags  = CRYPTO_ALG_KERN_DRIVER_ONLY |
       CRYPTO_ALG_ASYNC,
  .base.cra_blocksize = DES3_EDE_BLOCK_SIZE,
  .base.cra_ctxsize = sizeof(struct omap_des_ctx),
  .base.cra_module = THIS_MODULE,

  .min_keysize  = DES3_EDE_KEY_SIZE,
  .max_keysize  = DES3_EDE_KEY_SIZE,
  .ivsize   = DES3_EDE_BLOCK_SIZE,
  .setkey   = omap_des3_setkey,
  .encrypt  = omap_des_cbc_encrypt,
  .decrypt  = omap_des_cbc_decrypt,
  .init   = omap_des_init_tfm,
 },
 .op.do_one_request = omap_des_crypt_req,
}
};

static struct omap_des_algs_info omap_des_algs_info_ecb_cbc[] = {
 {
  .algs_list = algs_ecb_cbc,
  .size  = ARRAY_SIZE(algs_ecb_cbc),
 },
};

#ifdef CONFIG_OF
static const struct omap_des_pdata omap_des_pdata_omap4 = {
 .algs_info = omap_des_algs_info_ecb_cbc,
 .algs_info_size = ARRAY_SIZE(omap_des_algs_info_ecb_cbc),
 .trigger = omap_des_dma_trigger_omap4,
 .key_ofs = 0x14,
 .iv_ofs  = 0x18,
 .ctrl_ofs = 0x20,
 .data_ofs = 0x28,
 .rev_ofs = 0x30,
 .mask_ofs = 0x34,
 .irq_status_ofs = 0x3c,
 .irq_enable_ofs = 0x40,
 .dma_enable_in = BIT(5),
 .dma_enable_out = BIT(6),
 .major_mask = 0x0700,
 .major_shift = 8,
 .minor_mask = 0x003f,
 .minor_shift = 0,
};

static irqreturn_t omap_des_irq(int irq, void *dev_id)
{
 struct omap_des_dev *dd = dev_id;
 u32 status, i;
 u32 *src, *dst;

 status = omap_des_read(dd, DES_REG_IRQ_STATUS(dd));
 if (status & DES_REG_IRQ_DATA_IN) {
  omap_des_write(dd, DES_REG_IRQ_ENABLE(dd), 0x0);

  BUG_ON(!dd->in_sg);

  BUG_ON(dd->in_sg_offset > dd->in_sg->length);

  src = sg_virt(dd->in_sg) + dd->in_sg_offset;

  for (i = 0; i < DES_BLOCK_WORDS; i++) {
   omap_des_write(dd, DES_REG_DATA_N(dd, i), *src);
   dd->in_sg_offset += 4;
   if (dd->in_sg_offset == dd->in_sg->length) {
    dd->in_sg = sg_next(dd->in_sg);
    if (dd->in_sg) {
     dd->in_sg_offset = 0;
     src = sg_virt(dd->in_sg);
    }
   } else {
    src++;
   }
  }

  /* Clear IRQ status */
  status &= ~DES_REG_IRQ_DATA_IN;
  omap_des_write(dd, DES_REG_IRQ_STATUS(dd), status);

  /* Enable DATA_OUT interrupt */
  omap_des_write(dd, DES_REG_IRQ_ENABLE(dd), 0x4);

 } else if (status & DES_REG_IRQ_DATA_OUT) {
  omap_des_write(dd, DES_REG_IRQ_ENABLE(dd), 0x0);

  BUG_ON(!dd->out_sg);

  BUG_ON(dd->out_sg_offset > dd->out_sg->length);

  dst = sg_virt(dd->out_sg) + dd->out_sg_offset;

  for (i = 0; i < DES_BLOCK_WORDS; i++) {
   *dst = omap_des_read(dd, DES_REG_DATA_N(dd, i));
   dd->out_sg_offset += 4;
   if (dd->out_sg_offset == dd->out_sg->length) {
    dd->out_sg = sg_next(dd->out_sg);
    if (dd->out_sg) {
     dd->out_sg_offset = 0;
     dst = sg_virt(dd->out_sg);
    }
   } else {
    dst++;
   }
  }

  BUG_ON(dd->total < DES_BLOCK_SIZE);

  dd->total -= DES_BLOCK_SIZE;

  /* Clear IRQ status */
  status &= ~DES_REG_IRQ_DATA_OUT;
  omap_des_write(dd, DES_REG_IRQ_STATUS(dd), status);

  if (!dd->total)
   /* All bytes read! */
   tasklet_schedule(&dd->done_task);
  else
   /* Enable DATA_IN interrupt for next block */
   omap_des_write(dd, DES_REG_IRQ_ENABLE(dd), 0x2);
 }

 return IRQ_HANDLED;
}

static const struct of_device_id omap_des_of_match[] = {
 {
  .compatible = "ti,omap4-des",
  .data  = &omap_des_pdata_omap4,
 },
 {},
};
MODULE_DEVICE_TABLE(of, omap_des_of_match);

static int omap_des_get_of(struct omap_des_dev *dd,
  struct platform_device *pdev)
{

 dd->pdata = of_device_get_match_data(&pdev->dev);
 if (!dd->pdata) {
  dev_err(&pdev->dev, "no compatible OF match\n");
  return -EINVAL;
 }

 return 0;
}
#else
static int omap_des_get_of(struct omap_des_dev *dd,
  struct device *dev)
{
 return -EINVAL;
}
#endif

static int omap_des_get_pdev(struct omap_des_dev *dd,
  struct platform_device *pdev)
{
 /* non-DT devices get pdata from pdev */
 dd->pdata = pdev->dev.platform_data;

 return 0;
}

static int omap_des_probe(struct platform_device *pdev)
{
 struct device *dev = &pdev->dev;
 struct omap_des_dev *dd;
 struct skcipher_engine_alg *algp;
 struct resource *res;
 int err = -ENOMEM, i, j, irq = -1;
 u32 reg;

 dd = devm_kzalloc(dev, sizeof(struct omap_des_dev), GFP_KERNEL);
 if (dd == NULL) {
  dev_err(dev, "unable to alloc data struct.\n");
  goto err_data;
 }
 dd->dev = dev;
 platform_set_drvdata(pdev, dd);

 err = (dev->of_node) ? omap_des_get_of(dd, pdev) :
          omap_des_get_pdev(dd, pdev);
 if (err)
  goto err_res;

 dd->io_base = devm_platform_get_and_ioremap_resource(pdev, 0, &res);
 if (IS_ERR(dd->io_base)) {
  err = PTR_ERR(dd->io_base);
  goto err_res;
 }
 dd->phys_base = res->start;

 pm_runtime_use_autosuspend(dev);
 pm_runtime_set_autosuspend_delay(dev, DEFAULT_AUTOSUSPEND_DELAY);

 pm_runtime_enable(dev);
 err = pm_runtime_resume_and_get(dev);
 if (err < 0) {
  dev_err(dd->dev, "%s: failed to get_sync(%d)\n", __func__, err);
  goto err_get;
 }

 omap_des_dma_stop(dd);

 reg = omap_des_read(dd, DES_REG_REV(dd));

 pm_runtime_put_sync(dev);

 dev_info(dev, "OMAP DES hw accel rev: %u.%u\n",
   (reg & dd->pdata->major_mask) >> dd->pdata->major_shift,
   (reg & dd->pdata->minor_mask) >> dd->pdata->minor_shift);

 tasklet_init(&dd->done_task, omap_des_done_task, (unsigned long)dd);

 err = omap_des_dma_init(dd);
 if (err == -EPROBE_DEFER) {
  goto err_irq;
 } else if (err && DES_REG_IRQ_STATUS(dd) && DES_REG_IRQ_ENABLE(dd)) {
  dd->pio_only = 1;

  irq = platform_get_irq(pdev, 0);
  if (irq < 0) {
   err = irq;
   goto err_irq;
  }

  err = devm_request_irq(dev, irq, omap_des_irq, 0,
    dev_name(dev), dd);
  if (err) {
   dev_err(dev, "Unable to grab omap-des IRQ\n");
   goto err_irq;
  }
 }


 INIT_LIST_HEAD(&dd->list);
 spin_lock_bh(&list_lock);
 list_add_tail(&dd->list, &dev_list);
 spin_unlock_bh(&list_lock);

 /* Initialize des crypto engine */
 dd->engine = crypto_engine_alloc_init(dev, 1);
 if (!dd->engine) {
  err = -ENOMEM;
  goto err_engine;
 }

 err = crypto_engine_start(dd->engine);
 if (err)
  goto err_engine;

 for (i = 0; i < dd->pdata->algs_info_size; i++) {
  for (j = 0; j < dd->pdata->algs_info[i].size; j++) {
   algp = &dd->pdata->algs_info[i].algs_list[j];

   pr_debug("reg alg: %s\n", algp->base.base.cra_name);

   err = crypto_engine_register_skcipher(algp);
   if (err)
    goto err_algs;

   dd->pdata->algs_info[i].registered++;
  }
 }

 return 0;

err_algs:
 for (i = dd->pdata->algs_info_size - 1; i >= 0; i--)
  for (j = dd->pdata->algs_info[i].registered - 1; j >= 0; j--)
   crypto_engine_unregister_skcipher(
     &dd->pdata->algs_info[i].algs_list[j]);

err_engine:
 if (dd->engine)
  crypto_engine_exit(dd->engine);

 omap_des_dma_cleanup(dd);
err_irq:
 tasklet_kill(&dd->done_task);
err_get:
 pm_runtime_disable(dev);
err_res:
 dd = NULL;
err_data:
 dev_err(dev, "initialization failed.\n");
 return err;
}

static void omap_des_remove(struct platform_device *pdev)
{
 struct omap_des_dev *dd = platform_get_drvdata(pdev);
 int i, j;

 spin_lock_bh(&list_lock);
 list_del(&dd->list);
 spin_unlock_bh(&list_lock);

 for (i = dd->pdata->algs_info_size - 1; i >= 0; i--)
  for (j = dd->pdata->algs_info[i].registered - 1; j >= 0; j--)
   crypto_engine_unregister_skcipher(
     &dd->pdata->algs_info[i].algs_list[j]);

 tasklet_kill(&dd->done_task);
 omap_des_dma_cleanup(dd);
 pm_runtime_disable(dd->dev);
}

#ifdef CONFIG_PM_SLEEP
static int omap_des_suspend(struct device *dev)
{
 pm_runtime_put_sync(dev);
 return 0;
}

static int omap_des_resume(struct device *dev)
{
 int err;

 err = pm_runtime_resume_and_get(dev);
 if (err < 0) {
  dev_err(dev, "%s: failed to get_sync(%d)\n", __func__, err);
  return err;
 }
 return 0;
}
#endif

static SIMPLE_DEV_PM_OPS(omap_des_pm_ops, omap_des_suspend, omap_des_resume);

static struct platform_driver omap_des_driver = {
 .probe = omap_des_probe,
 .remove = omap_des_remove,
 .driver = {
  .name = "omap-des",
  .pm = &omap_des_pm_ops,
  .of_match_table = of_match_ptr(omap_des_of_match),
 },
};

module_platform_driver(omap_des_driver);

MODULE_DESCRIPTION("OMAP DES hw acceleration support.");
MODULE_LICENSE("GPL v2");
MODULE_AUTHOR("Joel Fernandes <joelf@ti.com>");