Quelle  ccu-sun9i-a80-de.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0-only
/*
 * Copyright (c) 2016 Chen-Yu Tsai. All rights reserved.
 */

#include <linux/clk.h>
#include <linux/clk-provider.h>
#include <linux/module.h>
#include <linux/platform_device.h>
#include <linux/reset.h>

#include "ccu_common.h"
#include "ccu_div.h"
#include "ccu_gate.h"
#include "ccu_reset.h"

#include "ccu-sun9i-a80-de.h"

static SUNXI_CCU_GATE(fe0_clk,  "fe0",  "fe0-div",
        0x00, BIT(0), 0);
static SUNXI_CCU_GATE(fe1_clk,  "fe1",  "fe1-div",
        0x00, BIT(1), 0);
static SUNXI_CCU_GATE(fe2_clk,  "fe2",  "fe2-div",
        0x00, BIT(2), 0);
static SUNXI_CCU_GATE(iep_deu0_clk, "iep-deu0", "de",
        0x00, BIT(4), 0);
static SUNXI_CCU_GATE(iep_deu1_clk, "iep-deu1", "de",
        0x00, BIT(5), 0);
static SUNXI_CCU_GATE(be0_clk,  "be0",  "be0-div",
        0x00, BIT(8), 0);
static SUNXI_CCU_GATE(be1_clk,  "be1",  "be1-div",
        0x00, BIT(9), 0);
static SUNXI_CCU_GATE(be2_clk,  "be2",  "be2-div",
        0x00, BIT(10), 0);
static SUNXI_CCU_GATE(iep_drc0_clk, "iep-drc0", "de",
        0x00, BIT(12), 0);
static SUNXI_CCU_GATE(iep_drc1_clk, "iep-drc1", "de",
        0x00, BIT(13), 0);
static SUNXI_CCU_GATE(merge_clk, "merge", "de",
        0x00, BIT(20), 0);

static SUNXI_CCU_GATE(dram_fe0_clk, "dram-fe0", "sdram",
        0x04, BIT(0), 0);
static SUNXI_CCU_GATE(dram_fe1_clk, "dram-fe1", "sdram",
        0x04, BIT(1), 0);
static SUNXI_CCU_GATE(dram_fe2_clk, "dram-fe2", "sdram",
        0x04, BIT(2), 0);
static SUNXI_CCU_GATE(dram_deu0_clk, "dram-deu0", "sdram",
        0x04, BIT(4), 0);
static SUNXI_CCU_GATE(dram_deu1_clk, "dram-deu1", "sdram",
        0x04, BIT(5), 0);
static SUNXI_CCU_GATE(dram_be0_clk, "dram-be0", "sdram",
        0x04, BIT(8), 0);
static SUNXI_CCU_GATE(dram_be1_clk, "dram-be1", "sdram",
        0x04, BIT(9), 0);
static SUNXI_CCU_GATE(dram_be2_clk, "dram-be2", "sdram",
        0x04, BIT(10), 0);
static SUNXI_CCU_GATE(dram_drc0_clk, "dram-drc0", "sdram",
        0x04, BIT(12), 0);
static SUNXI_CCU_GATE(dram_drc1_clk, "dram-drc1", "sdram",
        0x04, BIT(13), 0);

static SUNXI_CCU_GATE(bus_fe0_clk, "bus-fe0", "bus-de",
        0x08, BIT(0), 0);
static SUNXI_CCU_GATE(bus_fe1_clk, "bus-fe1", "bus-de",
        0x08, BIT(1), 0);
static SUNXI_CCU_GATE(bus_fe2_clk, "bus-fe2", "bus-de",
        0x08, BIT(2), 0);
static SUNXI_CCU_GATE(bus_deu0_clk, "bus-deu0", "bus-de",
        0x08, BIT(4), 0);
static SUNXI_CCU_GATE(bus_deu1_clk, "bus-deu1", "bus-de",
        0x08, BIT(5), 0);
static SUNXI_CCU_GATE(bus_be0_clk, "bus-be0", "bus-de",
        0x08, BIT(8), 0);
static SUNXI_CCU_GATE(bus_be1_clk, "bus-be1", "bus-de",
        0x08, BIT(9), 0);
static SUNXI_CCU_GATE(bus_be2_clk, "bus-be2", "bus-de",
        0x08, BIT(10), 0);
static SUNXI_CCU_GATE(bus_drc0_clk, "bus-drc0", "bus-de",
        0x08, BIT(12), 0);
static SUNXI_CCU_GATE(bus_drc1_clk, "bus-drc1", "bus-de",
        0x08, BIT(13), 0);

static SUNXI_CCU_M(fe0_div_clk, "fe0-div", "de", 0x20, 0, 4, 0);
static SUNXI_CCU_M(fe1_div_clk, "fe1-div", "de", 0x20, 4, 4, 0);
static SUNXI_CCU_M(fe2_div_clk, "fe2-div", "de", 0x20, 8, 4, 0);
static SUNXI_CCU_M(be0_div_clk, "be0-div", "de", 0x20, 16, 4, 0);
static SUNXI_CCU_M(be1_div_clk, "be1-div", "de", 0x20, 20, 4, 0);
static SUNXI_CCU_M(be2_div_clk, "be2-div", "de", 0x20, 24, 4, 0);

static struct ccu_common *sun9i_a80_de_clks[] = {
 &fe0_clk.common,
 &fe1_clk.common,
 &fe2_clk.common,
 &iep_deu0_clk.common,
 &iep_deu1_clk.common,
 &be0_clk.common,
 &be1_clk.common,
 &be2_clk.common,
 &iep_drc0_clk.common,
 &iep_drc1_clk.common,
 &merge_clk.common,

 &dram_fe0_clk.common,
 &dram_fe1_clk.common,
 &dram_fe2_clk.common,
 &dram_deu0_clk.common,
 &dram_deu1_clk.common,
 &dram_be0_clk.common,
 &dram_be1_clk.common,
 &dram_be2_clk.common,
 &dram_drc0_clk.common,
 &dram_drc1_clk.common,

 &bus_fe0_clk.common,
 &bus_fe1_clk.common,
 &bus_fe2_clk.common,
 &bus_deu0_clk.common,
 &bus_deu1_clk.common,
 &bus_be0_clk.common,
 &bus_be1_clk.common,
 &bus_be2_clk.common,
 &bus_drc0_clk.common,
 &bus_drc1_clk.common,

 &fe0_div_clk.common,
 &fe1_div_clk.common,
 &fe2_div_clk.common,
 &be0_div_clk.common,
 &be1_div_clk.common,
 &be2_div_clk.common,
};

static struct clk_hw_onecell_data sun9i_a80_de_hw_clks = {
 .hws = {
  [CLK_FE0] = &fe0_clk.common.hw,
  [CLK_FE1] = &fe1_clk.common.hw,
  [CLK_FE2] = &fe2_clk.common.hw,
  [CLK_IEP_DEU0] = &iep_deu0_clk.common.hw,
  [CLK_IEP_DEU1] = &iep_deu1_clk.common.hw,
  [CLK_BE0] = &be0_clk.common.hw,
  [CLK_BE1] = &be1_clk.common.hw,
  [CLK_BE2] = &be2_clk.common.hw,
  [CLK_IEP_DRC0] = &iep_drc0_clk.common.hw,
  [CLK_IEP_DRC1] = &iep_drc1_clk.common.hw,
  [CLK_MERGE] = &merge_clk.common.hw,

  [CLK_DRAM_FE0] = &dram_fe0_clk.common.hw,
  [CLK_DRAM_FE1] = &dram_fe1_clk.common.hw,
  [CLK_DRAM_FE2] = &dram_fe2_clk.common.hw,
  [CLK_DRAM_DEU0] = &dram_deu0_clk.common.hw,
  [CLK_DRAM_DEU1] = &dram_deu1_clk.common.hw,
  [CLK_DRAM_BE0] = &dram_be0_clk.common.hw,
  [CLK_DRAM_BE1] = &dram_be1_clk.common.hw,
  [CLK_DRAM_BE2] = &dram_be2_clk.common.hw,
  [CLK_DRAM_DRC0] = &dram_drc0_clk.common.hw,
  [CLK_DRAM_DRC1] = &dram_drc1_clk.common.hw,

  [CLK_BUS_FE0] = &bus_fe0_clk.common.hw,
  [CLK_BUS_FE1] = &bus_fe1_clk.common.hw,
  [CLK_BUS_FE2] = &bus_fe2_clk.common.hw,
  [CLK_BUS_DEU0] = &bus_deu0_clk.common.hw,
  [CLK_BUS_DEU1] = &bus_deu1_clk.common.hw,
  [CLK_BUS_BE0] = &bus_be0_clk.common.hw,
  [CLK_BUS_BE1] = &bus_be1_clk.common.hw,
  [CLK_BUS_BE2] = &bus_be2_clk.common.hw,
  [CLK_BUS_DRC0] = &bus_drc0_clk.common.hw,
  [CLK_BUS_DRC1] = &bus_drc1_clk.common.hw,

  [CLK_FE0_DIV] = &fe0_div_clk.common.hw,
  [CLK_FE1_DIV] = &fe1_div_clk.common.hw,
  [CLK_FE2_DIV] = &fe2_div_clk.common.hw,
  [CLK_BE0_DIV] = &be0_div_clk.common.hw,
  [CLK_BE1_DIV] = &be1_div_clk.common.hw,
  [CLK_BE2_DIV] = &be2_div_clk.common.hw,
 },
 .num = CLK_NUMBER,
};

static const struct ccu_reset_map sun9i_a80_de_resets[] = {
 [RST_FE0] = { 0x0c, BIT(0) },
 [RST_FE1] = { 0x0c, BIT(1) },
 [RST_FE2] = { 0x0c, BIT(2) },
 [RST_DEU0] = { 0x0c, BIT(4) },
 [RST_DEU1] = { 0x0c, BIT(5) },
 [RST_BE0] = { 0x0c, BIT(8) },
 [RST_BE1] = { 0x0c, BIT(9) },
 [RST_BE2] = { 0x0c, BIT(10) },
 [RST_DRC0] = { 0x0c, BIT(12) },
 [RST_DRC1] = { 0x0c, BIT(13) },
 [RST_MERGE] = { 0x0c, BIT(20) },
};

static const struct sunxi_ccu_desc sun9i_a80_de_clk_desc = {
 .ccu_clks = sun9i_a80_de_clks,
 .num_ccu_clks = ARRAY_SIZE(sun9i_a80_de_clks),

 .hw_clks = &sun9i_a80_de_hw_clks,

 .resets  = sun9i_a80_de_resets,
 .num_resets = ARRAY_SIZE(sun9i_a80_de_resets),
};

static int sun9i_a80_de_clk_probe(struct platform_device *pdev)
{
 struct clk *bus_clk;
 struct reset_control *rstc;
 void __iomem *reg;
 int ret;

 reg = devm_platform_ioremap_resource(pdev, 0);
 if (IS_ERR(reg))
  return PTR_ERR(reg);

 bus_clk = devm_clk_get(&pdev->dev, "bus");
 if (IS_ERR(bus_clk))
  return dev_err_probe(&pdev->dev, PTR_ERR(bus_clk),
         "Couldn't get bus clk\n");

 rstc = devm_reset_control_get_exclusive(&pdev->dev, NULL);
 if (IS_ERR(rstc))
  return dev_err_probe(&pdev->dev, PTR_ERR(rstc),
         "Couldn't get reset control\n");

 /* The bus clock needs to be enabled for us to access the registers */
 ret = clk_prepare_enable(bus_clk);
 if (ret) {
  dev_err(&pdev->dev, "Couldn't enable bus clk: %d\n", ret);
  return ret;
 }

 /* The reset control needs to be asserted for the controls to work */
 ret = reset_control_deassert(rstc);
 if (ret) {
  dev_err(&pdev->dev,
   "Couldn't deassert reset control: %d\n", ret);
  goto err_disable_clk;
 }

 ret = devm_sunxi_ccu_probe(&pdev->dev, reg, &sun9i_a80_de_clk_desc);
 if (ret)
  goto err_assert_reset;

 return 0;

err_assert_reset:
 reset_control_assert(rstc);
err_disable_clk:
 clk_disable_unprepare(bus_clk);
 return ret;
}

static const struct of_device_id sun9i_a80_de_clk_ids[] = {
 { .compatible = "allwinner,sun9i-a80-de-clks" },
 { }
};
MODULE_DEVICE_TABLE(of, sun9i_a80_de_clk_ids);

static struct platform_driver sun9i_a80_de_clk_driver = {
 .probe = sun9i_a80_de_clk_probe,
 .driver = {
  .name = "sun9i-a80-de-clks",
  .suppress_bind_attrs = true,
  .of_match_table = sun9i_a80_de_clk_ids,
 },
};
module_platform_driver(sun9i_a80_de_clk_driver);

MODULE_IMPORT_NS("SUNXI_CCU");
MODULE_DESCRIPTION("Support for the Allwinner A80 Display Engine CCU");
MODULE_LICENSE("GPL");