Quelle  gcc-ipq6018.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0
/*
 * Copyright (c) 2018, The Linux Foundation. All rights reserved.
 */

#include <linux/kernel.h>
#include <linux/err.h>
#include <linux/platform_device.h>
#include <linux/module.h>
#include <linux/of.h>
#include <linux/clk-provider.h>
#include <linux/regmap.h>

#include <linux/reset-controller.h>
#include <dt-bindings/clock/qcom,gcc-ipq6018.h>
#include <dt-bindings/reset/qcom,gcc-ipq6018.h>

#include "common.h"
#include "clk-regmap.h"
#include "clk-pll.h"
#include "clk-rcg.h"
#include "clk-branch.h"
#include "clk-alpha-pll.h"
#include "clk-regmap-divider.h"
#include "clk-regmap-mux.h"
#include "reset.h"

enum {
 P_XO,
 P_BIAS_PLL,
 P_UNIPHY0_RX,
 P_UNIPHY0_TX,
 P_UNIPHY1_RX,
 P_BIAS_PLL_NSS_NOC,
 P_UNIPHY1_TX,
 P_PCIE20_PHY0_PIPE,
 P_USB3PHY_0_PIPE,
 P_GPLL0,
 P_GPLL0_DIV2,
 P_GPLL2,
 P_GPLL4,
 P_GPLL6,
 P_SLEEP_CLK,
 P_UBI32_PLL,
 P_NSS_CRYPTO_PLL,
 P_PI_SLEEP,
};

static struct clk_alpha_pll gpll0_main = {
 .offset = 0x21000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_DEFAULT],
 .clkr = {
  .enable_reg = 0x0b000,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gpll0_main",
   .parent_data = &(const struct clk_parent_data){
    .fw_name = "xo",
   },
   .num_parents = 1,
   .ops = &clk_alpha_pll_ops,
  },
 },
};

static struct clk_fixed_factor gpll0_out_main_div2 = {
 .mult = 1,
 .div = 2,
 .hw.init = &(struct clk_init_data){
  .name = "gpll0_out_main_div2",
  .parent_hws = (const struct clk_hw *[]){
    &gpll0_main.clkr.hw },
  .num_parents = 1,
  .ops = &clk_fixed_factor_ops,
 },
};

static struct clk_alpha_pll_postdiv gpll0 = {
 .offset = 0x21000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_DEFAULT],
 .width = 4,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "gpll0",
  .parent_hws = (const struct clk_hw *[]){
    &gpll0_main.clkr.hw },
  .num_parents = 1,
  .ops = &clk_alpha_pll_postdiv_ro_ops,
 },
};

static const struct clk_parent_data gcc_xo_gpll0_gpll0_out_main_div2[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0.clkr.hw},
 { .hw = &gpll0_out_main_div2.hw},
};

static const struct parent_map gcc_xo_gpll0_gpll0_out_main_div2_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 1 },
 { P_GPLL0_DIV2, 4 },
};

static struct clk_alpha_pll ubi32_pll_main = {
 .offset = 0x25000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_HUAYRA],
 .flags = SUPPORTS_DYNAMIC_UPDATE,
 .clkr = {
  .enable_reg = 0x0b000,
  .enable_mask = BIT(6),
  .hw.init = &(struct clk_init_data){
   .name = "ubi32_pll_main",
   .parent_data = &(const struct clk_parent_data){
    .fw_name = "xo",
   },
   .num_parents = 1,
   .ops = &clk_alpha_pll_huayra_ops,
  },
 },
};

static struct clk_alpha_pll_postdiv ubi32_pll = {
 .offset = 0x25000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_HUAYRA],
 .width = 2,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "ubi32_pll",
  .parent_hws = (const struct clk_hw *[]){
    &ubi32_pll_main.clkr.hw },
  .num_parents = 1,
  .ops = &clk_alpha_pll_postdiv_ro_ops,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_alpha_pll gpll6_main = {
 .offset = 0x37000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_BRAMMO],
 .clkr = {
  .enable_reg = 0x0b000,
  .enable_mask = BIT(7),
  .hw.init = &(struct clk_init_data){
   .name = "gpll6_main",
   .parent_data = &(const struct clk_parent_data){
    .fw_name = "xo",
   },
   .num_parents = 1,
   .ops = &clk_alpha_pll_ops,
  },
 },
};

static struct clk_alpha_pll_postdiv gpll6 = {
 .offset = 0x37000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_BRAMMO],
 .width = 2,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "gpll6",
  .parent_hws = (const struct clk_hw *[]){
    &gpll6_main.clkr.hw },
  .num_parents = 1,
  .ops = &clk_alpha_pll_postdiv_ro_ops,
 },
};

static struct clk_alpha_pll gpll4_main = {
 .offset = 0x24000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_DEFAULT],
 .clkr = {
  .enable_reg = 0x0b000,
  .enable_mask = BIT(5),
  .hw.init = &(struct clk_init_data){
   .name = "gpll4_main",
   .parent_data = &(const struct clk_parent_data){
    .fw_name = "xo",
   },
   .num_parents = 1,
   .ops = &clk_alpha_pll_ops,
  },
 },
};

static struct clk_alpha_pll_postdiv gpll4 = {
 .offset = 0x24000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_DEFAULT],
 .width = 4,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "gpll4",
  .parent_hws = (const struct clk_hw *[]){
    &gpll4_main.clkr.hw },
  .num_parents = 1,
  .ops = &clk_alpha_pll_postdiv_ro_ops,
 },
};

static const struct freq_tbl ftbl_pcnoc_bfdcd_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(50000000, P_GPLL0, 16, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 { }
};

static struct clk_rcg2 pcnoc_bfdcd_clk_src = {
 .cmd_rcgr = 0x27000,
 .freq_tbl = ftbl_pcnoc_bfdcd_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "pcnoc_bfdcd_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_alpha_pll gpll2_main = {
 .offset = 0x4a000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_DEFAULT],
 .clkr = {
  .enable_reg = 0x0b000,
  .enable_mask = BIT(2),
  .hw.init = &(struct clk_init_data){
   .name = "gpll2_main",
   .parent_data = &(const struct clk_parent_data){
    .fw_name = "xo",
   },
   .num_parents = 1,
   .ops = &clk_alpha_pll_ops,
  },
 },
};

static struct clk_alpha_pll_postdiv gpll2 = {
 .offset = 0x4a000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_DEFAULT],
 .width = 4,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "gpll2",
  .parent_hws = (const struct clk_hw *[]){
    &gpll2_main.clkr.hw },
  .num_parents = 1,
  .ops = &clk_alpha_pll_postdiv_ro_ops,
 },
};

static struct clk_alpha_pll nss_crypto_pll_main = {
 .offset = 0x22000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_DEFAULT],
 .clkr = {
  .enable_reg = 0x0b000,
  .enable_mask = BIT(4),
  .hw.init = &(struct clk_init_data){
   .name = "nss_crypto_pll_main",
   .parent_data = &(const struct clk_parent_data){
    .fw_name = "xo",
   },
   .num_parents = 1,
   .ops = &clk_alpha_pll_ops,
  },
 },
};

static struct clk_alpha_pll_postdiv nss_crypto_pll = {
 .offset = 0x22000,
 .regs = clk_alpha_pll_regs[CLK_ALPHA_PLL_TYPE_DEFAULT],
 .width = 4,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_crypto_pll",
  .parent_hws = (const struct clk_hw *[]){
    &nss_crypto_pll_main.clkr.hw },
  .num_parents = 1,
  .ops = &clk_alpha_pll_postdiv_ro_ops,
 },
};

static const struct freq_tbl ftbl_qdss_tsctr_clk_src[] = {
 F(160000000, P_GPLL0_DIV2, 2.5, 0, 0),
 F(320000000, P_GPLL0, 2.5, 0, 0),
 F(600000000, P_GPLL4, 2, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_gpll4_gpll0_gpll6_gpll0_div2[] = {
 { .fw_name = "xo" },
 { .hw = &gpll4.clkr.hw },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll6.clkr.hw },
 { .hw = &gpll0_out_main_div2.hw },
};

static const struct parent_map gcc_xo_gpll4_gpll0_gpll6_gpll0_div2_map[] = {
 { P_XO, 0 },
 { P_GPLL4, 1 },
 { P_GPLL0, 2 },
 { P_GPLL6, 3 },
 { P_GPLL0_DIV2, 4 },
};

static struct clk_rcg2 qdss_tsctr_clk_src = {
 .cmd_rcgr = 0x29064,
 .freq_tbl = ftbl_qdss_tsctr_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll4_gpll0_gpll6_gpll0_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "qdss_tsctr_clk_src",
  .parent_data = gcc_xo_gpll4_gpll0_gpll6_gpll0_div2,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_fixed_factor qdss_dap_sync_clk_src = {
 .mult = 1,
 .div = 4,
 .hw.init = &(struct clk_init_data){
  .name = "qdss_dap_sync_clk_src",
  .parent_hws = (const struct clk_hw *[]){
    &qdss_tsctr_clk_src.clkr.hw },
  .num_parents = 1,
  .ops = &clk_fixed_factor_ops,
 },
};

static const struct freq_tbl ftbl_qdss_at_clk_src[] = {
 F(66670000, P_GPLL0_DIV2, 6, 0, 0),
 F(240000000, P_GPLL4, 5, 0, 0),
 { }
};

static struct clk_rcg2 qdss_at_clk_src = {
 .cmd_rcgr = 0x2900c,
 .freq_tbl = ftbl_qdss_at_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll4_gpll0_gpll6_gpll0_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "qdss_at_clk_src",
  .parent_data = gcc_xo_gpll4_gpll0_gpll6_gpll0_div2,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_fixed_factor qdss_tsctr_div2_clk_src = {
 .mult = 1,
 .div = 2,
 .hw.init = &(struct clk_init_data){
  .name = "qdss_tsctr_div2_clk_src",
  .parent_hws = (const struct clk_hw *[]){
    &qdss_tsctr_clk_src.clkr.hw },
  .num_parents = 1,
  .flags = CLK_SET_RATE_PARENT,
  .ops = &clk_fixed_factor_ops,
 },
};

static const struct freq_tbl ftbl_nss_ppe_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(300000000, P_BIAS_PLL, 1, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_bias_gpll0_gpll4_nss_ubi32[] = {
 { .fw_name = "xo" },
 { .fw_name = "bias_pll_cc_clk" },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll4.clkr.hw },
 { .hw = &nss_crypto_pll.clkr.hw },
 { .hw = &ubi32_pll.clkr.hw },
};

static const struct parent_map gcc_xo_bias_gpll0_gpll4_nss_ubi32_map[] = {
 { P_XO, 0 },
 { P_BIAS_PLL, 1 },
 { P_GPLL0, 2 },
 { P_GPLL4, 3 },
 { P_NSS_CRYPTO_PLL, 4 },
 { P_UBI32_PLL, 5 },
};

static struct clk_rcg2 nss_ppe_clk_src = {
 .cmd_rcgr = 0x68080,
 .freq_tbl = ftbl_nss_ppe_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_bias_gpll0_gpll4_nss_ubi32_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_ppe_clk_src",
  .parent_data = gcc_xo_bias_gpll0_gpll4_nss_ubi32,
  .num_parents = 6,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_branch gcc_xo_clk_src = {
 .halt_reg = 0x30018,
 .clkr = {
  .enable_reg = 0x30018,
  .enable_mask = BIT(1),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_xo_clk_src",
   .parent_data = &(const struct clk_parent_data){
    .fw_name = "xo",
   },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static const struct freq_tbl ftbl_nss_ce_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(200000000, P_GPLL0, 4, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_gpll0[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0.clkr.hw },
};

static const struct parent_map gcc_xo_gpll0_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 1 },
};

static struct clk_rcg2 nss_ce_clk_src = {
 .cmd_rcgr = 0x68098,
 .freq_tbl = ftbl_nss_ce_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_ce_clk_src",
  .parent_data = gcc_xo_gpll0,
  .num_parents = 2,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_branch gcc_sleep_clk_src = {
 .halt_reg = 0x30000,
 .clkr = {
  .enable_reg = 0x30000,
  .enable_mask = BIT(1),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_sleep_clk_src",
   .parent_data = &(const struct clk_parent_data){
    .fw_name = "sleep_clk",
   },
   .num_parents = 1,
   .ops = &clk_branch2_ops,
  },
 },
};

static const struct freq_tbl ftbl_snoc_nssnoc_bfdcd_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(50000000, P_GPLL0_DIV2, 8, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 F(133333333, P_GPLL0, 6, 0, 0),
 F(160000000, P_GPLL0, 5, 0, 0),
 F(200000000, P_GPLL0, 4, 0, 0),
 F(266666667, P_GPLL0, 3, 0, 0),
 { }
};

static const struct clk_parent_data
   gcc_xo_gpll0_gpll6_gpll0_out_main_div2[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll6.clkr.hw },
 { .hw = &gpll0_out_main_div2.hw },
};

static const struct parent_map gcc_xo_gpll0_gpll6_gpll0_out_main_div2_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 1 },
 { P_GPLL6, 2 },
 { P_GPLL0_DIV2, 3 },
};

static struct clk_rcg2 snoc_nssnoc_bfdcd_clk_src = {
 .cmd_rcgr = 0x76054,
 .freq_tbl = ftbl_snoc_nssnoc_bfdcd_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll6_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "snoc_nssnoc_bfdcd_clk_src",
  .parent_data = gcc_xo_gpll0_gpll6_gpll0_out_main_div2,
  .num_parents = 4,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_apss_ahb_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(25000000, P_GPLL0_DIV2, 16, 0, 0),
 F(50000000, P_GPLL0, 16, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 { }
};

static struct clk_rcg2 apss_ahb_clk_src = {
 .cmd_rcgr = 0x46000,
 .freq_tbl = ftbl_apss_ahb_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "apss_ahb_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_conf ftbl_nss_port5_rx_clk_src_25[] = {
 C(P_UNIPHY1_RX, 12.5, 0, 0),
 C(P_UNIPHY0_RX, 5, 0, 0),
};

static const struct freq_conf ftbl_nss_port5_rx_clk_src_125[] = {
 C(P_UNIPHY1_RX, 2.5, 0, 0),
 C(P_UNIPHY0_RX, 1, 0, 0),
};

static const struct freq_multi_tbl ftbl_nss_port5_rx_clk_src[] = {
 FMS(24000000, P_XO, 1, 0, 0),
 FM(25000000, ftbl_nss_port5_rx_clk_src_25),
 FMS(78125000, P_UNIPHY1_RX, 4, 0, 0),
 FM(125000000, ftbl_nss_port5_rx_clk_src_125),
 FMS(156250000, P_UNIPHY1_RX, 2, 0, 0),
 FMS(312500000, P_UNIPHY1_RX, 1, 0, 0),
 { }
};

static const struct clk_parent_data
gcc_xo_uniphy0_rx_tx_uniphy1_rx_tx_ubi32_bias[] = {
 { .fw_name = "xo" },
 { .fw_name = "uniphy0_gcc_rx_clk" },
 { .fw_name = "uniphy0_gcc_tx_clk" },
 { .fw_name = "uniphy1_gcc_rx_clk" },
 { .fw_name = "uniphy1_gcc_tx_clk" },
 { .hw = &ubi32_pll.clkr.hw },
 { .fw_name = "bias_pll_cc_clk" },
};

static const struct parent_map
gcc_xo_uniphy0_rx_tx_uniphy1_rx_tx_ubi32_bias_map[] = {
 { P_XO, 0 },
 { P_UNIPHY0_RX, 1 },
 { P_UNIPHY0_TX, 2 },
 { P_UNIPHY1_RX, 3 },
 { P_UNIPHY1_TX, 4 },
 { P_UBI32_PLL, 5 },
 { P_BIAS_PLL, 6 },
};

static struct clk_rcg2 nss_port5_rx_clk_src = {
 .cmd_rcgr = 0x68060,
 .freq_multi_tbl = ftbl_nss_port5_rx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_rx_tx_uniphy1_rx_tx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port5_rx_clk_src",
  .parent_data = gcc_xo_uniphy0_rx_tx_uniphy1_rx_tx_ubi32_bias,
  .num_parents = 7,
  .ops = &clk_rcg2_fm_ops,
 },
};

static const struct freq_conf ftbl_nss_port5_tx_clk_src_25[] = {
 C(P_UNIPHY1_TX, 12.5, 0, 0),
 C(P_UNIPHY0_TX, 5, 0, 0),
};

static const struct freq_conf ftbl_nss_port5_tx_clk_src_125[] = {
 C(P_UNIPHY1_TX, 2.5, 0, 0),
 C(P_UNIPHY0_TX, 1, 0, 0),
};

static const struct freq_multi_tbl ftbl_nss_port5_tx_clk_src[] = {
 FMS(24000000, P_XO, 1, 0, 0),
 FM(25000000, ftbl_nss_port5_tx_clk_src_25),
 FMS(78125000, P_UNIPHY1_TX, 4, 0, 0),
 FM(125000000, ftbl_nss_port5_tx_clk_src_125),
 FMS(156250000, P_UNIPHY1_TX, 2, 0, 0),
 FMS(312500000, P_UNIPHY1_TX, 1, 0, 0),
 { }
};

static const struct clk_parent_data
gcc_xo_uniphy0_tx_rx_uniphy1_tx_rx_ubi32_bias[] = {
 { .fw_name = "xo" },
 { .fw_name = "uniphy0_gcc_tx_clk" },
 { .fw_name = "uniphy0_gcc_rx_clk" },
 { .fw_name = "uniphy1_gcc_tx_clk" },
 { .fw_name = "uniphy1_gcc_rx_clk" },
 { .hw = &ubi32_pll.clkr.hw },
 { .fw_name = "bias_pll_cc_clk" },
};

static const struct parent_map
gcc_xo_uniphy0_tx_rx_uniphy1_tx_rx_ubi32_bias_map[] = {
 { P_XO, 0 },
 { P_UNIPHY0_TX, 1 },
 { P_UNIPHY0_RX, 2 },
 { P_UNIPHY1_TX, 3 },
 { P_UNIPHY1_RX, 4 },
 { P_UBI32_PLL, 5 },
 { P_BIAS_PLL, 6 },
};

static struct clk_rcg2 nss_port5_tx_clk_src = {
 .cmd_rcgr = 0x68068,
 .freq_multi_tbl = ftbl_nss_port5_tx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_tx_rx_uniphy1_tx_rx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port5_tx_clk_src",
  .parent_data = gcc_xo_uniphy0_tx_rx_uniphy1_tx_rx_ubi32_bias,
  .num_parents = 7,
  .ops = &clk_rcg2_fm_ops,
 },
};

static const struct freq_tbl ftbl_pcie_axi_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(200000000, P_GPLL0, 4, 0, 0),
 F(240000000, P_GPLL4, 5, 0, 0),
 { }
};

static const struct freq_tbl ftbl_pcie_rchng_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_gpll0_gpll4[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll4.clkr.hw },
};

static const struct parent_map gcc_xo_gpll0_gpll4_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 1 },
 { P_GPLL4, 2 },
};

static struct clk_rcg2 pcie0_axi_clk_src = {
 .cmd_rcgr = 0x75054,
 .freq_tbl = ftbl_pcie_axi_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll4_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "pcie0_axi_clk_src",
  .parent_data = gcc_xo_gpll0_gpll4,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_usb0_master_clk_src[] = {
 F(80000000, P_GPLL0_DIV2, 5, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 F(133330000, P_GPLL0, 6, 0, 0),
 F(200000000, P_GPLL0, 4, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_gpll0_out_main_div2_gpll0[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0_out_main_div2.hw },
 { .hw = &gpll0.clkr.hw },
};

static const struct parent_map gcc_xo_gpll0_out_main_div2_gpll0_map[] = {
 { P_XO, 0 },
 { P_GPLL0_DIV2, 2 },
 { P_GPLL0, 1 },
};

static struct clk_rcg2 usb0_master_clk_src = {
 .cmd_rcgr = 0x3e00c,
 .freq_tbl = ftbl_usb0_master_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_out_main_div2_gpll0_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "usb0_master_clk_src",
  .parent_data = gcc_xo_gpll0_out_main_div2_gpll0,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_regmap_div apss_ahb_postdiv_clk_src = {
 .reg = 0x46018,
 .shift = 4,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "apss_ahb_postdiv_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &apss_ahb_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
  },
 },
};

static struct clk_fixed_factor gcc_xo_div4_clk_src = {
 .mult = 1,
 .div = 4,
 .hw.init = &(struct clk_init_data){
  .name = "gcc_xo_div4_clk_src",
  .parent_hws = (const struct clk_hw *[]){
    &gcc_xo_clk_src.clkr.hw },
  .num_parents = 1,
  .ops = &clk_fixed_factor_ops,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static const struct freq_tbl ftbl_nss_port1_rx_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(25000000, P_UNIPHY0_RX, 5, 0, 0),
 F(125000000, P_UNIPHY0_RX, 1, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_uniphy0_rx_tx_ubi32_bias[] = {
 { .fw_name = "xo" },
 { .fw_name = "uniphy0_gcc_rx_clk" },
 { .fw_name = "uniphy0_gcc_tx_clk" },
 { .hw = &ubi32_pll.clkr.hw },
 { .fw_name = "bias_pll_cc_clk" },
};

static const struct parent_map gcc_xo_uniphy0_rx_tx_ubi32_bias_map[] = {
 { P_XO, 0 },
 { P_UNIPHY0_RX, 1 },
 { P_UNIPHY0_TX, 2 },
 { P_UBI32_PLL, 5 },
 { P_BIAS_PLL, 6 },
};

static struct clk_rcg2 nss_port1_rx_clk_src = {
 .cmd_rcgr = 0x68020,
 .freq_tbl = ftbl_nss_port1_rx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_rx_tx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port1_rx_clk_src",
  .parent_data = gcc_xo_uniphy0_rx_tx_ubi32_bias,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_nss_port1_tx_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(25000000, P_UNIPHY0_TX, 5, 0, 0),
 F(125000000, P_UNIPHY0_TX, 1, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_uniphy0_tx_rx_ubi32_bias[] = {
 { .fw_name = "xo" },
 { .fw_name = "uniphy0_gcc_tx_clk" },
 { .fw_name = "uniphy0_gcc_rx_clk" },
 { .hw = &ubi32_pll.clkr.hw },
 { .fw_name = "bias_pll_cc_clk" },
};

static const struct parent_map gcc_xo_uniphy0_tx_rx_ubi32_bias_map[] = {
 { P_XO, 0 },
 { P_UNIPHY0_TX, 1 },
 { P_UNIPHY0_RX, 2 },
 { P_UBI32_PLL, 5 },
 { P_BIAS_PLL, 6 },
};

static struct clk_rcg2 nss_port1_tx_clk_src = {
 .cmd_rcgr = 0x68028,
 .freq_tbl = ftbl_nss_port1_tx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_tx_rx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port1_tx_clk_src",
  .parent_data = gcc_xo_uniphy0_tx_rx_ubi32_bias,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 nss_port2_rx_clk_src = {
 .cmd_rcgr = 0x68030,
 .freq_tbl = ftbl_nss_port1_rx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_rx_tx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port2_rx_clk_src",
  .parent_data = gcc_xo_uniphy0_rx_tx_ubi32_bias,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 nss_port2_tx_clk_src = {
 .cmd_rcgr = 0x68038,
 .freq_tbl = ftbl_nss_port1_tx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_tx_rx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port2_tx_clk_src",
  .parent_data = gcc_xo_uniphy0_tx_rx_ubi32_bias,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 nss_port3_rx_clk_src = {
 .cmd_rcgr = 0x68040,
 .freq_tbl = ftbl_nss_port1_rx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_rx_tx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port3_rx_clk_src",
  .parent_data = gcc_xo_uniphy0_rx_tx_ubi32_bias,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 nss_port3_tx_clk_src = {
 .cmd_rcgr = 0x68048,
 .freq_tbl = ftbl_nss_port1_tx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_tx_rx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port3_tx_clk_src",
  .parent_data = gcc_xo_uniphy0_tx_rx_ubi32_bias,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 nss_port4_rx_clk_src = {
 .cmd_rcgr = 0x68050,
 .freq_tbl = ftbl_nss_port1_rx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_rx_tx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port4_rx_clk_src",
  .parent_data = gcc_xo_uniphy0_rx_tx_ubi32_bias,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 nss_port4_tx_clk_src = {
 .cmd_rcgr = 0x68058,
 .freq_tbl = ftbl_nss_port1_tx_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_uniphy0_tx_rx_ubi32_bias_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_port4_tx_clk_src",
  .parent_data = gcc_xo_uniphy0_tx_rx_ubi32_bias,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_regmap_div nss_port5_rx_div_clk_src = {
 .reg = 0x68440,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port5_rx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &nss_port5_rx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static struct clk_regmap_div nss_port5_tx_div_clk_src = {
 .reg = 0x68444,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port5_tx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &nss_port5_tx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static const struct freq_tbl ftbl_apss_axi_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(100000000, P_GPLL0_DIV2, 4, 0, 0),
 F(200000000, P_GPLL0, 4, 0, 0),
 F(308570000, P_GPLL6, 3.5, 0, 0),
 F(400000000, P_GPLL0, 2, 0, 0),
 F(533000000, P_GPLL0, 1.5, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_gpll0_gpll6_ubi32_gpll0_div2[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll6.clkr.hw },
 { .hw = &ubi32_pll.clkr.hw },
 { .hw = &gpll0_out_main_div2.hw },
};

static const struct parent_map
gcc_xo_gpll0_gpll6_ubi32_gpll0_div2_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 1 },
 { P_GPLL6, 2 },
 { P_UBI32_PLL, 3 },
 { P_GPLL0_DIV2, 6 },
};

static struct clk_rcg2 apss_axi_clk_src = {
 .cmd_rcgr = 0x38048,
 .freq_tbl = ftbl_apss_axi_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll6_ubi32_gpll0_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "apss_axi_clk_src",
  .parent_data = gcc_xo_gpll0_gpll6_ubi32_gpll0_div2,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_nss_crypto_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(300000000, P_NSS_CRYPTO_PLL, 2, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_nss_crypto_pll_gpll0[] = {
 { .fw_name = "xo" },
 { .hw = &nss_crypto_pll.clkr.hw },
 { .hw = &gpll0.clkr.hw },
};

static const struct parent_map gcc_xo_nss_crypto_pll_gpll0_map[] = {
 { P_XO, 0 },
 { P_NSS_CRYPTO_PLL, 1 },
 { P_GPLL0, 2 },
};

static struct clk_rcg2 nss_crypto_clk_src = {
 .cmd_rcgr = 0x68144,
 .freq_tbl = ftbl_nss_crypto_clk_src,
 .mnd_width = 16,
 .hid_width = 5,
 .parent_map = gcc_xo_nss_crypto_pll_gpll0_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_crypto_clk_src",
  .parent_data = gcc_xo_nss_crypto_pll_gpll0,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_regmap_div nss_port1_rx_div_clk_src = {
 .reg = 0x68400,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port1_rx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
    &nss_port1_rx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static struct clk_regmap_div nss_port1_tx_div_clk_src = {
 .reg = 0x68404,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port1_tx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &nss_port1_tx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static struct clk_regmap_div nss_port2_rx_div_clk_src = {
 .reg = 0x68410,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port2_rx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &nss_port2_rx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static struct clk_regmap_div nss_port2_tx_div_clk_src = {
 .reg = 0x68414,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port2_tx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &nss_port2_tx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static struct clk_regmap_div nss_port3_rx_div_clk_src = {
 .reg = 0x68420,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port3_rx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &nss_port3_rx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static struct clk_regmap_div nss_port3_tx_div_clk_src = {
 .reg = 0x68424,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port3_tx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &nss_port3_tx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static struct clk_regmap_div nss_port4_rx_div_clk_src = {
 .reg = 0x68430,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port4_rx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &nss_port4_rx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static struct clk_regmap_div nss_port4_tx_div_clk_src = {
 .reg = 0x68434,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_port4_tx_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
     &nss_port4_tx_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static const struct freq_tbl ftbl_nss_ubi_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(149760000, P_UBI32_PLL, 10, 0, 0),
 F(187200000, P_UBI32_PLL, 8, 0, 0),
 F(249600000, P_UBI32_PLL, 6, 0, 0),
 F(374400000, P_UBI32_PLL, 4, 0, 0),
 F(748800000, P_UBI32_PLL, 2, 0, 0),
 F(1497600000, P_UBI32_PLL, 1, 0, 0),
 { }
};

static const struct clk_parent_data
   gcc_xo_ubi32_pll_gpll0_gpll2_gpll4_gpll6[] = {
 { .fw_name = "xo" },
 { .hw = &ubi32_pll.clkr.hw },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll2.clkr.hw },
 { .hw = &gpll4.clkr.hw },
 { .hw = &gpll6.clkr.hw },
};

static const struct parent_map gcc_xo_ubi32_gpll0_gpll2_gpll4_gpll6_map[] = {
 { P_XO, 0 },
 { P_UBI32_PLL, 1 },
 { P_GPLL0, 2 },
 { P_GPLL2, 3 },
 { P_GPLL4, 4 },
 { P_GPLL6, 5 },
};

static struct clk_rcg2 nss_ubi0_clk_src = {
 .cmd_rcgr = 0x68104,
 .freq_tbl = ftbl_nss_ubi_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_ubi32_gpll0_gpll2_gpll4_gpll6_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "nss_ubi0_clk_src",
  .parent_data = gcc_xo_ubi32_pll_gpll0_gpll2_gpll4_gpll6,
  .num_parents = 6,
  .ops = &clk_rcg2_ops,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static const struct freq_tbl ftbl_adss_pwm_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 { }
};

static struct clk_rcg2 adss_pwm_clk_src = {
 .cmd_rcgr = 0x1c008,
 .freq_tbl = ftbl_adss_pwm_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "adss_pwm_clk_src",
  .parent_data = gcc_xo_gpll0,
  .num_parents = 2,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_blsp1_qup_i2c_apps_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(25000000, P_GPLL0_DIV2, 16, 0, 0),
 F(50000000, P_GPLL0, 16, 0, 0),
 { }
};

static struct clk_rcg2 blsp1_qup1_i2c_apps_clk_src = {
 .cmd_rcgr = 0x0200c,
 .freq_tbl = ftbl_blsp1_qup_i2c_apps_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup1_i2c_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_blsp1_qup_spi_apps_clk_src[] = {
 F(960000, P_XO, 10, 2, 5),
 F(4800000, P_XO, 5, 0, 0),
 F(9600000, P_XO, 2, 4, 5),
 F(12500000, P_GPLL0_DIV2, 16, 1, 2),
 F(16000000, P_GPLL0, 10, 1, 5),
 F(24000000, P_XO, 1, 0, 0),
 F(25000000, P_GPLL0, 16, 1, 2),
 F(50000000, P_GPLL0, 16, 0, 0),
 { }
};

static struct clk_rcg2 blsp1_qup1_spi_apps_clk_src = {
 .cmd_rcgr = 0x02024,
 .freq_tbl = ftbl_blsp1_qup_spi_apps_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup1_spi_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup2_i2c_apps_clk_src = {
 .cmd_rcgr = 0x03000,
 .freq_tbl = ftbl_blsp1_qup_i2c_apps_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup2_i2c_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup2_spi_apps_clk_src = {
 .cmd_rcgr = 0x03014,
 .freq_tbl = ftbl_blsp1_qup_spi_apps_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup2_spi_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup3_i2c_apps_clk_src = {
 .cmd_rcgr = 0x04000,
 .freq_tbl = ftbl_blsp1_qup_i2c_apps_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup3_i2c_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup3_spi_apps_clk_src = {
 .cmd_rcgr = 0x04014,
 .freq_tbl = ftbl_blsp1_qup_spi_apps_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup3_spi_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup4_i2c_apps_clk_src = {
 .cmd_rcgr = 0x05000,
 .freq_tbl = ftbl_blsp1_qup_i2c_apps_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup4_i2c_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup4_spi_apps_clk_src = {
 .cmd_rcgr = 0x05014,
 .freq_tbl = ftbl_blsp1_qup_spi_apps_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup4_spi_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup5_i2c_apps_clk_src = {
 .cmd_rcgr = 0x06000,
 .freq_tbl = ftbl_blsp1_qup_i2c_apps_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup5_i2c_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup5_spi_apps_clk_src = {
 .cmd_rcgr = 0x06014,
 .freq_tbl = ftbl_blsp1_qup_spi_apps_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup5_spi_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup6_i2c_apps_clk_src = {
 .cmd_rcgr = 0x07000,
 .freq_tbl = ftbl_blsp1_qup_i2c_apps_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup6_i2c_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_qup6_spi_apps_clk_src = {
 .cmd_rcgr = 0x07014,
 .freq_tbl = ftbl_blsp1_qup_spi_apps_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_qup6_spi_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_blsp1_uart_apps_clk_src[] = {
 F(3686400, P_GPLL0_DIV2, 1, 144, 15625),
 F(7372800, P_GPLL0_DIV2, 1, 288, 15625),
 F(14745600, P_GPLL0_DIV2, 1, 576, 15625),
 F(16000000, P_GPLL0_DIV2, 5, 1, 5),
 F(24000000, P_XO, 1, 0, 0),
 F(24000000, P_GPLL0, 1, 3, 100),
 F(25000000, P_GPLL0, 16, 1, 2),
 F(32000000, P_GPLL0, 1, 1, 25),
 F(40000000, P_GPLL0, 1, 1, 20),
 F(46400000, P_GPLL0, 1, 29, 500),
 F(48000000, P_GPLL0, 1, 3, 50),
 F(51200000, P_GPLL0, 1, 8, 125),
 F(56000000, P_GPLL0, 1, 7, 100),
 F(58982400, P_GPLL0, 1, 1152, 15625),
 F(60000000, P_GPLL0, 1, 3, 40),
 F(64000000, P_GPLL0, 12.5, 1, 1),
 { }
};

static struct clk_rcg2 blsp1_uart1_apps_clk_src = {
 .cmd_rcgr = 0x02044,
 .freq_tbl = ftbl_blsp1_uart_apps_clk_src,
 .mnd_width = 16,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_uart1_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_uart2_apps_clk_src = {
 .cmd_rcgr = 0x03034,
 .freq_tbl = ftbl_blsp1_uart_apps_clk_src,
 .mnd_width = 16,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_uart2_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_uart3_apps_clk_src = {
 .cmd_rcgr = 0x04034,
 .freq_tbl = ftbl_blsp1_uart_apps_clk_src,
 .mnd_width = 16,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_uart3_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_uart4_apps_clk_src = {
 .cmd_rcgr = 0x05034,
 .freq_tbl = ftbl_blsp1_uart_apps_clk_src,
 .mnd_width = 16,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_uart4_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_uart5_apps_clk_src = {
 .cmd_rcgr = 0x06034,
 .freq_tbl = ftbl_blsp1_uart_apps_clk_src,
 .mnd_width = 16,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_uart5_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 blsp1_uart6_apps_clk_src = {
 .cmd_rcgr = 0x07034,
 .freq_tbl = ftbl_blsp1_uart_apps_clk_src,
 .mnd_width = 16,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "blsp1_uart6_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_crypto_clk_src[] = {
 F(40000000, P_GPLL0_DIV2, 10, 0, 0),
 F(80000000, P_GPLL0, 10, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 F(160000000, P_GPLL0, 5, 0, 0),
 { }
};

static struct clk_rcg2 crypto_clk_src = {
 .cmd_rcgr = 0x16004,
 .freq_tbl = ftbl_crypto_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "crypto_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_gp_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(50000000, P_GPLL0_DIV2, 8, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 F(200000000, P_GPLL0, 4, 0, 0),
 F(266666666, P_GPLL0, 3, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_gpll0_gpll6_gpll0_sleep_clk[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll6.clkr.hw },
 { .hw = &gpll0_out_main_div2.hw },
 { .fw_name = "sleep_clk" },
};

static const struct parent_map gcc_xo_gpll0_gpll6_gpll0_sleep_clk_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 1 },
 { P_GPLL6, 2 },
 { P_GPLL0_DIV2, 4 },
 { P_SLEEP_CLK, 6 },
};

static struct clk_rcg2 gp1_clk_src = {
 .cmd_rcgr = 0x08004,
 .freq_tbl = ftbl_gp_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll6_gpll0_sleep_clk_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "gp1_clk_src",
  .parent_data = gcc_xo_gpll0_gpll6_gpll0_sleep_clk,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 gp2_clk_src = {
 .cmd_rcgr = 0x09004,
 .freq_tbl = ftbl_gp_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll6_gpll0_sleep_clk_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "gp2_clk_src",
  .parent_data = gcc_xo_gpll0_gpll6_gpll0_sleep_clk,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 gp3_clk_src = {
 .cmd_rcgr = 0x0a004,
 .freq_tbl = ftbl_gp_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll6_gpll0_sleep_clk_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "gp3_clk_src",
  .parent_data = gcc_xo_gpll0_gpll6_gpll0_sleep_clk,
  .num_parents = 5,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_fixed_factor nss_ppe_cdiv_clk_src = {
 .mult = 1,
 .div = 4,
 .hw.init = &(struct clk_init_data){
  .name = "nss_ppe_cdiv_clk_src",
  .parent_hws = (const struct clk_hw *[]){
    &nss_ppe_clk_src.clkr.hw },
  .num_parents = 1,
  .ops = &clk_fixed_factor_ops,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_regmap_div nss_ubi0_div_clk_src = {
 .reg = 0x68118,
 .shift = 0,
 .width = 4,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "nss_ubi0_div_clk_src",
   .parent_hws = (const struct clk_hw *[]){
    &nss_ubi0_clk_src.clkr.hw },
   .num_parents = 1,
   .ops = &clk_regmap_div_ro_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static const struct freq_tbl ftbl_pcie_aux_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_gpll0_core_pi_sleep_clk[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0.clkr.hw },
 { .fw_name = "sleep_clk" },
};

static const struct parent_map gcc_xo_gpll0_core_pi_sleep_clk_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 2 },
 { P_PI_SLEEP, 6 },
};

static struct clk_rcg2 pcie0_aux_clk_src = {
 .cmd_rcgr = 0x75024,
 .freq_tbl = ftbl_pcie_aux_clk_src,
 .mnd_width = 16,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_core_pi_sleep_clk_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "pcie0_aux_clk_src",
  .parent_data = gcc_xo_gpll0_core_pi_sleep_clk,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static const struct clk_parent_data gcc_pcie20_phy0_pipe_clk_xo[] = {
 { .fw_name = "pcie20_phy0_pipe_clk" },
 { .fw_name = "xo" },
};

static const struct parent_map gcc_pcie20_phy0_pipe_clk_xo_map[] = {
 { P_PCIE20_PHY0_PIPE, 0 },
 { P_XO, 2 },
};

static struct clk_regmap_mux pcie0_pipe_clk_src = {
 .reg = 0x7501c,
 .shift = 8,
 .width = 2,
 .parent_map = gcc_pcie20_phy0_pipe_clk_xo_map,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "pcie0_pipe_clk_src",
   .parent_data = gcc_pcie20_phy0_pipe_clk_xo,
   .num_parents = 2,
   .ops = &clk_regmap_mux_closest_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static const struct freq_tbl ftbl_sdcc_apps_clk_src[] = {
 F(144000, P_XO, 16, 12, 125),
 F(400000, P_XO, 12, 1, 5),
 F(24000000, P_GPLL2, 12, 1, 4),
 F(48000000, P_GPLL2, 12, 1, 2),
 F(96000000, P_GPLL2, 12, 0, 0),
 F(177777778, P_GPLL0, 4.5, 0, 0),
 F(192000000, P_GPLL2, 6, 0, 0),
 F(200000000, P_GPLL0, 4, 0, 0),
 { }
};

static const struct clk_parent_data
   gcc_xo_gpll0_gpll2_gpll0_out_main_div2[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll2.clkr.hw },
 { .hw = &gpll0_out_main_div2.hw },
};

static const struct parent_map gcc_xo_gpll0_gpll2_gpll0_out_main_div2_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 1 },
 { P_GPLL2, 2 },
 { P_GPLL0_DIV2, 4 },
};

static struct clk_rcg2 sdcc1_apps_clk_src = {
 .cmd_rcgr = 0x42004,
 .freq_tbl = ftbl_sdcc_apps_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll2_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "sdcc1_apps_clk_src",
  .parent_data = gcc_xo_gpll0_gpll2_gpll0_out_main_div2,
  .num_parents = 4,
  .ops = &clk_rcg2_floor_ops,
 },
};

static const struct freq_tbl ftbl_usb_aux_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 { }
};

static struct clk_rcg2 usb0_aux_clk_src = {
 .cmd_rcgr = 0x3e05c,
 .freq_tbl = ftbl_usb_aux_clk_src,
 .mnd_width = 16,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_core_pi_sleep_clk_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "usb0_aux_clk_src",
  .parent_data = gcc_xo_gpll0_core_pi_sleep_clk,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_usb_mock_utmi_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(60000000, P_GPLL6, 6, 1, 3),
 { }
};

static const struct clk_parent_data
   gcc_xo_gpll6_gpll0_gpll0_out_main_div2[] = {
 { .fw_name = "xo" },
 { .hw = &gpll6.clkr.hw },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll0_out_main_div2.hw },
};

static const struct parent_map gcc_xo_gpll6_gpll0_gpll0_out_main_div2_map[] = {
 { P_XO, 0 },
 { P_GPLL6, 1 },
 { P_GPLL0, 3 },
 { P_GPLL0_DIV2, 4 },
};

static struct clk_rcg2 usb0_mock_utmi_clk_src = {
 .cmd_rcgr = 0x3e020,
 .freq_tbl = ftbl_usb_mock_utmi_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll6_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "usb0_mock_utmi_clk_src",
  .parent_data = gcc_xo_gpll6_gpll0_gpll0_out_main_div2,
  .num_parents = 4,
  .ops = &clk_rcg2_ops,
 },
};

static const struct clk_parent_data gcc_usb3phy_0_cc_pipe_clk_xo[] = {
 { .fw_name = "usb3phy_0_cc_pipe_clk" },
 { .fw_name = "xo" },
};

static const struct parent_map gcc_usb3phy_0_cc_pipe_clk_xo_map[] = {
 { P_USB3PHY_0_PIPE, 0 },
 { P_XO, 2 },
};

static struct clk_regmap_mux usb0_pipe_clk_src = {
 .reg = 0x3e048,
 .shift = 8,
 .width = 2,
 .parent_map = gcc_usb3phy_0_cc_pipe_clk_xo_map,
 .clkr = {
  .hw.init = &(struct clk_init_data){
   .name = "usb0_pipe_clk_src",
   .parent_data = gcc_usb3phy_0_cc_pipe_clk_xo,
   .num_parents = 2,
   .ops = &clk_regmap_mux_closest_ops,
   .flags = CLK_SET_RATE_PARENT,
  },
 },
};

static const struct freq_tbl ftbl_sdcc_ice_core_clk_src[] = {
 F(80000000, P_GPLL0_DIV2, 5, 0, 0),
 F(160000000, P_GPLL0, 5, 0, 0),
 F(216000000, P_GPLL6, 5, 0, 0),
 F(308570000, P_GPLL6, 3.5, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_gpll0_gpll6_gpll0_div2[] = {
 { .fw_name = "xo"},
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll6.clkr.hw },
 { .hw = &gpll0_out_main_div2.hw },
};

static const struct parent_map gcc_xo_gpll0_gpll6_gpll0_div2_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 1 },
 { P_GPLL6, 2 },
 { P_GPLL0_DIV2, 4 },
};

static struct clk_rcg2 sdcc1_ice_core_clk_src = {
 .cmd_rcgr = 0x5d000,
 .freq_tbl = ftbl_sdcc_ice_core_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll6_gpll0_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "sdcc1_ice_core_clk_src",
  .parent_data = gcc_xo_gpll0_gpll6_gpll0_div2,
  .num_parents = 4,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_qdss_stm_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(50000000, P_GPLL0_DIV2, 8, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 F(200000000, P_GPLL0, 4, 0, 0),
 { }
};

static struct clk_rcg2 qdss_stm_clk_src = {
 .cmd_rcgr = 0x2902C,
 .freq_tbl = ftbl_qdss_stm_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "qdss_stm_clk_src",
  .parent_data = gcc_xo_gpll0_gpll0_out_main_div2,
  .num_parents = 3,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_qdss_traceclkin_clk_src[] = {
 F(80000000, P_GPLL0_DIV2, 5, 0, 0),
 F(160000000, P_GPLL0, 5, 0, 0),
 F(300000000, P_GPLL4, 4, 0, 0),
 { }
};

static const struct clk_parent_data gcc_xo_gpll4_gpll0_gpll0_div2[] = {
 { .fw_name = "xo" },
 { .hw = &gpll4.clkr.hw },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll0_out_main_div2.hw },
};

static const struct parent_map gcc_xo_gpll4_gpll0_gpll0_div2_map[] = {
 { P_XO, 0 },
 { P_GPLL4, 1 },
 { P_GPLL0, 2 },
 { P_GPLL0_DIV2, 4 },
};

static struct clk_rcg2 qdss_traceclkin_clk_src = {
 .cmd_rcgr = 0x29048,
 .freq_tbl = ftbl_qdss_traceclkin_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll4_gpll0_gpll0_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "qdss_traceclkin_clk_src",
  .parent_data = gcc_xo_gpll4_gpll0_gpll0_div2,
  .num_parents = 4,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_rcg2 usb1_mock_utmi_clk_src = {
 .cmd_rcgr = 0x3f020,
 .freq_tbl = ftbl_usb_mock_utmi_clk_src,
 .mnd_width = 8,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll6_gpll0_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "usb1_mock_utmi_clk_src",
  .parent_data = gcc_xo_gpll6_gpll0_gpll0_out_main_div2,
  .num_parents = 4,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_branch gcc_adss_pwm_clk = {
 .halt_reg = 0x1c020,
 .clkr = {
  .enable_reg = 0x1c020,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_adss_pwm_clk",
   .parent_hws = (const struct clk_hw *[]){
     &adss_pwm_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_apss_ahb_clk = {
 .halt_reg = 0x4601c,
 .halt_check = BRANCH_HALT_VOTED,
 .clkr = {
  .enable_reg = 0x0b004,
  .enable_mask = BIT(14),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_apss_ahb_clk",
   .parent_hws = (const struct clk_hw *[]){
     &apss_ahb_postdiv_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static const struct freq_tbl ftbl_system_noc_bfdcd_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(50000000, P_GPLL0_DIV2, 8, 0, 0),
 F(100000000, P_GPLL0, 8, 0, 0),
 F(133333333, P_GPLL0, 6, 0, 0),
 F(160000000, P_GPLL0, 5, 0, 0),
 F(200000000, P_GPLL0, 4, 0, 0),
 F(266666667, P_GPLL0, 3, 0, 0),
 { }
};

static struct clk_rcg2 system_noc_bfdcd_clk_src = {
 .cmd_rcgr = 0x26004,
 .freq_tbl = ftbl_system_noc_bfdcd_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll6_gpll0_out_main_div2_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "system_noc_bfdcd_clk_src",
  .parent_data = gcc_xo_gpll0_gpll6_gpll0_out_main_div2,
  .num_parents = 4,
  .ops = &clk_rcg2_ops,
 },
};

static const struct freq_tbl ftbl_ubi32_mem_noc_bfdcd_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(307670000, P_BIAS_PLL_NSS_NOC, 1.5, 0, 0),
 F(533333333, P_GPLL0, 1.5, 0, 0),
 { }
};

static const struct clk_parent_data
   gcc_xo_gpll0_gpll2_bias_pll_nss_noc_clk[] = {
 { .fw_name = "xo" },
 { .hw = &gpll0.clkr.hw },
 { .hw = &gpll2.clkr.hw },
 { .fw_name = "bias_pll_nss_noc_clk" },
};

static const struct parent_map gcc_xo_gpll0_gpll2_bias_pll_nss_noc_clk_map[] = {
 { P_XO, 0 },
 { P_GPLL0, 1 },
 { P_GPLL2, 3 },
 { P_BIAS_PLL_NSS_NOC, 4 },
};

static struct clk_rcg2 ubi32_mem_noc_bfdcd_clk_src = {
 .cmd_rcgr = 0x68088,
 .freq_tbl = ftbl_ubi32_mem_noc_bfdcd_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_gpll2_bias_pll_nss_noc_clk_map,
 .clkr.hw.init = &(struct clk_init_data){
  .name = "ubi32_mem_noc_bfdcd_clk_src",
  .parent_data = gcc_xo_gpll0_gpll2_bias_pll_nss_noc_clk,
  .num_parents = 4,
  .ops = &clk_rcg2_ops,
 },
};

static struct clk_branch gcc_apss_axi_clk = {
 .halt_reg = 0x46020,
 .halt_check = BRANCH_HALT_VOTED,
 .clkr = {
  .enable_reg = 0x0b004,
  .enable_mask = BIT(13),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_apss_axi_clk",
   .parent_hws = (const struct clk_hw *[]){
     &apss_axi_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_ahb_clk = {
 .halt_reg = 0x01008,
 .halt_check = BRANCH_HALT_VOTED,
 .clkr = {
  .enable_reg = 0x0b004,
  .enable_mask = BIT(10),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_ahb_clk",
   .parent_hws = (const struct clk_hw *[]){
     &pcnoc_bfdcd_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup1_i2c_apps_clk = {
 .halt_reg = 0x02008,
 .clkr = {
  .enable_reg = 0x02008,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup1_i2c_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup1_i2c_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup1_spi_apps_clk = {
 .halt_reg = 0x02004,
 .clkr = {
  .enable_reg = 0x02004,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup1_spi_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup1_spi_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup2_i2c_apps_clk = {
 .halt_reg = 0x03010,
 .clkr = {
  .enable_reg = 0x03010,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup2_i2c_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup2_i2c_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup2_spi_apps_clk = {
 .halt_reg = 0x0300c,
 .clkr = {
  .enable_reg = 0x0300c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup2_spi_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup2_spi_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup3_i2c_apps_clk = {
 .halt_reg = 0x04010,
 .clkr = {
  .enable_reg = 0x04010,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup3_i2c_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup3_i2c_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup3_spi_apps_clk = {
 .halt_reg = 0x0400c,
 .clkr = {
  .enable_reg = 0x0400c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup3_spi_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup3_spi_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup4_i2c_apps_clk = {
 .halt_reg = 0x05010,
 .clkr = {
  .enable_reg = 0x05010,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup4_i2c_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup4_i2c_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup4_spi_apps_clk = {
 .halt_reg = 0x0500c,
 .clkr = {
  .enable_reg = 0x0500c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup4_spi_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup4_spi_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup5_i2c_apps_clk = {
 .halt_reg = 0x06010,
 .clkr = {
  .enable_reg = 0x06010,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup5_i2c_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup5_i2c_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup5_spi_apps_clk = {
 .halt_reg = 0x0600c,
 .clkr = {
  .enable_reg = 0x0600c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup5_spi_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup5_spi_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup6_i2c_apps_clk = {
 .halt_reg = 0x07010,
 .clkr = {
  .enable_reg = 0x07010,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup6_i2c_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup6_i2c_apps_clk_src.clkr.hw },
   .num_parents = 1,
   /*
 * RPM uses QUP6 I2C to communicate with the external
 * PMIC so it must not be disabled.
 */
   .flags = CLK_SET_RATE_PARENT | CLK_IS_CRITICAL,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_qup6_spi_apps_clk = {
 .halt_reg = 0x0700c,
 .clkr = {
  .enable_reg = 0x0700c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_qup6_spi_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_qup6_spi_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_uart1_apps_clk = {
 .halt_reg = 0x0203c,
 .clkr = {
  .enable_reg = 0x0203c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_uart1_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_uart1_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_uart2_apps_clk = {
 .halt_reg = 0x0302c,
 .clkr = {
  .enable_reg = 0x0302c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_uart2_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_uart2_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_uart3_apps_clk = {
 .halt_reg = 0x0402c,
 .clkr = {
  .enable_reg = 0x0402c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_uart3_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_uart3_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_uart4_apps_clk = {
 .halt_reg = 0x0502c,
 .clkr = {
  .enable_reg = 0x0502c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_uart4_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_uart4_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_uart5_apps_clk = {
 .halt_reg = 0x0602c,
 .clkr = {
  .enable_reg = 0x0602c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_uart5_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_uart5_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_blsp1_uart6_apps_clk = {
 .halt_reg = 0x0702c,
 .clkr = {
  .enable_reg = 0x0702c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_blsp1_uart6_apps_clk",
   .parent_hws = (const struct clk_hw *[]){
     &blsp1_uart6_apps_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_crypto_ahb_clk = {
 .halt_reg = 0x16024,
 .halt_check = BRANCH_HALT_VOTED,
 .clkr = {
  .enable_reg = 0x0b004,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_crypto_ahb_clk",
   .parent_hws = (const struct clk_hw *[]){
     &pcnoc_bfdcd_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_crypto_axi_clk = {
 .halt_reg = 0x16020,
 .halt_check = BRANCH_HALT_VOTED,
 .clkr = {
  .enable_reg = 0x0b004,
  .enable_mask = BIT(1),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_crypto_axi_clk",
   .parent_hws = (const struct clk_hw *[]){
     &pcnoc_bfdcd_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_crypto_clk = {
 .halt_reg = 0x1601c,
 .halt_check = BRANCH_HALT_VOTED,
 .clkr = {
  .enable_reg = 0x0b004,
  .enable_mask = BIT(2),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_crypto_clk",
   .parent_hws = (const struct clk_hw *[]){
     &crypto_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_fixed_factor gpll6_out_main_div2 = {
 .mult = 1,
 .div = 2,
 .hw.init = &(struct clk_init_data){
  .name = "gpll6_out_main_div2",
  .parent_hws = (const struct clk_hw *[]){
    &gpll6_main.clkr.hw },
  .num_parents = 1,
  .ops = &clk_fixed_factor_ops,
  .flags = CLK_SET_RATE_PARENT,
 },
};

static struct clk_branch gcc_xo_clk = {
 .halt_reg = 0x30030,
 .clkr = {
  .enable_reg = 0x30030,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_xo_clk",
   .parent_hws = (const struct clk_hw *[]){
     &gcc_xo_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_gp1_clk = {
 .halt_reg = 0x08000,
 .clkr = {
  .enable_reg = 0x08000,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_gp1_clk",
   .parent_hws = (const struct clk_hw *[]){
     &gp1_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_gp2_clk = {
 .halt_reg = 0x09000,
 .clkr = {
  .enable_reg = 0x09000,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_gp2_clk",
   .parent_hws = (const struct clk_hw *[]){
     &gp2_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_gp3_clk = {
 .halt_reg = 0x0a000,
 .clkr = {
  .enable_reg = 0x0a000,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_gp3_clk",
   .parent_hws = (const struct clk_hw *[]){
     &gp3_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_mdio_ahb_clk = {
 .halt_reg = 0x58004,
 .clkr = {
  .enable_reg = 0x58004,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_mdio_ahb_clk",
   .parent_hws = (const struct clk_hw *[]){
     &pcnoc_bfdcd_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_crypto_ppe_clk = {
 .halt_reg = 0x68310,
 .clkr = {
  .enable_reg = 0x68310,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_crypto_ppe_clk",
   .parent_hws = (const struct clk_hw *[]){
     &nss_ppe_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_nss_ce_apb_clk = {
 .halt_reg = 0x68174,
 .clkr = {
  .enable_reg = 0x68174,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_nss_ce_apb_clk",
   .parent_hws = (const struct clk_hw *[]){
     &nss_ce_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_nss_ce_axi_clk = {
 .halt_reg = 0x68170,
 .clkr = {
  .enable_reg = 0x68170,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_nss_ce_axi_clk",
   .parent_hws = (const struct clk_hw *[]){
     &nss_ce_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_nss_cfg_clk = {
 .halt_reg = 0x68160,
 .clkr = {
  .enable_reg = 0x68160,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_nss_cfg_clk",
   .parent_hws = (const struct clk_hw *[]){
     &pcnoc_bfdcd_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_nss_crypto_clk = {
 .halt_reg = 0x68164,
 .clkr = {
  .enable_reg = 0x68164,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_nss_crypto_clk",
   .parent_hws = (const struct clk_hw *[]){
     &nss_crypto_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_nss_csr_clk = {
 .halt_reg = 0x68318,
 .clkr = {
  .enable_reg = 0x68318,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_nss_csr_clk",
   .parent_hws = (const struct clk_hw *[]){
     &nss_ce_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_nss_edma_cfg_clk = {
 .halt_reg = 0x6819C,
 .clkr = {
  .enable_reg = 0x6819C,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_nss_edma_cfg_clk",
   .parent_hws = (const struct clk_hw *[]){
     &nss_ppe_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_nss_edma_clk = {
 .halt_reg = 0x68198,
 .clkr = {
  .enable_reg = 0x68198,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_nss_edma_clk",
   .parent_hws = (const struct clk_hw *[]){
     &nss_ppe_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_nss_noc_clk = {
 .halt_reg = 0x68168,
 .clkr = {
  .enable_reg = 0x68168,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_nss_noc_clk",
   .parent_hws = (const struct clk_hw *[]){
     &snoc_nssnoc_bfdcd_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_ubi0_utcm_clk = {
 .halt_reg = 0x2606c,
 .clkr = {
  .enable_reg = 0x2606c,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_ubi0_utcm_clk",
   .parent_hws = (const struct clk_hw *[]){
     &snoc_nssnoc_bfdcd_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static struct clk_branch gcc_snoc_nssnoc_clk = {
 .halt_reg = 0x26070,
 .clkr = {
  .enable_reg = 0x26070,
  .enable_mask = BIT(0),
  .hw.init = &(struct clk_init_data){
   .name = "gcc_snoc_nssnoc_clk",
   .parent_hws = (const struct clk_hw *[]){
     &snoc_nssnoc_bfdcd_clk_src.clkr.hw },
   .num_parents = 1,
   .flags = CLK_SET_RATE_PARENT,
   .ops = &clk_branch2_ops,
  },
 },
};

static const struct freq_tbl ftbl_wcss_ahb_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(133333333, P_GPLL0, 6, 0, 0),
 { }
};

static const struct freq_tbl ftbl_q6_axi_clk_src[] = {
 F(24000000, P_XO, 1, 0, 0),
 F(400000000, P_GPLL0, 2, 0, 0),
 { }
};

static struct clk_rcg2 wcss_ahb_clk_src = {
 .cmd_rcgr = 0x59020,
 .freq_tbl = ftbl_wcss_ahb_clk_src,
 .hid_width = 5,
 .parent_map = gcc_xo_gpll0_map,
--> --------------------

--> maximum size reached

--> --------------------