Quelle  hwprobe.h

/* SPDX-License-Identifier: GPL-2.0 WITH Linux-syscall-note */
/*
 * Copyright 2023-2024 Rivos, Inc
 */

#ifndef _UAPI_ASM_HWPROBE_H
#define _UAPI_ASM_HWPROBE_H

#include <linux/types.h>

/*
 * Interface for probing hardware capabilities from userspace, see
 * Documentation/arch/riscv/hwprobe.rst for more information.
 */
struct riscv_hwprobe {
 __s64 key;
 __u64 value;
};

#define RISCV_HWPROBE_KEY_MVENDORID 0
#define RISCV_HWPROBE_KEY_MARCHID 1
#define RISCV_HWPROBE_KEY_MIMPID 2
#define RISCV_HWPROBE_KEY_BASE_BEHAVIOR 3
#define  RISCV_HWPROBE_BASE_BEHAVIOR_IMA (1 << 0)
#define RISCV_HWPROBE_KEY_IMA_EXT_0 4
#define  RISCV_HWPROBE_IMA_FD  (1 << 0)
#define  RISCV_HWPROBE_IMA_C  (1 << 1)
#define  RISCV_HWPROBE_IMA_V  (1 << 2)
#define  RISCV_HWPROBE_EXT_ZBA  (1 << 3)
#define  RISCV_HWPROBE_EXT_ZBB  (1 << 4)
#define  RISCV_HWPROBE_EXT_ZBS  (1 << 5)
#define  RISCV_HWPROBE_EXT_ZICBOZ (1 << 6)
#define  RISCV_HWPROBE_EXT_ZBC  (1 << 7)
#define  RISCV_HWPROBE_EXT_ZBKB  (1 << 8)
#define  RISCV_HWPROBE_EXT_ZBKC  (1 << 9)
#define  RISCV_HWPROBE_EXT_ZBKX  (1 << 10)
#define  RISCV_HWPROBE_EXT_ZKND  (1 << 11)
#define  RISCV_HWPROBE_EXT_ZKNE  (1 << 12)
#define  RISCV_HWPROBE_EXT_ZKNH  (1 << 13)
#define  RISCV_HWPROBE_EXT_ZKSED  (1 << 14)
#define  RISCV_HWPROBE_EXT_ZKSH  (1 << 15)
#define  RISCV_HWPROBE_EXT_ZKT  (1 << 16)
#define  RISCV_HWPROBE_EXT_ZVBB  (1 << 17)
#define  RISCV_HWPROBE_EXT_ZVBC  (1 << 18)
#define  RISCV_HWPROBE_EXT_ZVKB  (1 << 19)
#define  RISCV_HWPROBE_EXT_ZVKG  (1 << 20)
#define  RISCV_HWPROBE_EXT_ZVKNED (1 << 21)
#define  RISCV_HWPROBE_EXT_ZVKNHA (1 << 22)
#define  RISCV_HWPROBE_EXT_ZVKNHB (1 << 23)
#define  RISCV_HWPROBE_EXT_ZVKSED (1 << 24)
#define  RISCV_HWPROBE_EXT_ZVKSH  (1 << 25)
#define  RISCV_HWPROBE_EXT_ZVKT  (1 << 26)
#define  RISCV_HWPROBE_EXT_ZFH  (1 << 27)
#define  RISCV_HWPROBE_EXT_ZFHMIN (1 << 28)
#define  RISCV_HWPROBE_EXT_ZIHINTNTL (1 << 29)
#define  RISCV_HWPROBE_EXT_ZVFH  (1 << 30)
#define  RISCV_HWPROBE_EXT_ZVFHMIN (1ULL << 31)
#define  RISCV_HWPROBE_EXT_ZFA  (1ULL << 32)
#define  RISCV_HWPROBE_EXT_ZTSO  (1ULL << 33)
#define  RISCV_HWPROBE_EXT_ZACAS  (1ULL << 34)
#define  RISCV_HWPROBE_EXT_ZICOND (1ULL << 35)
#define  RISCV_HWPROBE_EXT_ZIHINTPAUSE (1ULL << 36)
#define  RISCV_HWPROBE_EXT_ZVE32X (1ULL << 37)
#define  RISCV_HWPROBE_EXT_ZVE32F (1ULL << 38)
#define  RISCV_HWPROBE_EXT_ZVE64X (1ULL << 39)
#define  RISCV_HWPROBE_EXT_ZVE64F (1ULL << 40)
#define  RISCV_HWPROBE_EXT_ZVE64D (1ULL << 41)
#define  RISCV_HWPROBE_EXT_ZIMOP  (1ULL << 42)
#define  RISCV_HWPROBE_EXT_ZCA  (1ULL << 43)
#define  RISCV_HWPROBE_EXT_ZCB  (1ULL << 44)
#define  RISCV_HWPROBE_EXT_ZCD  (1ULL << 45)
#define  RISCV_HWPROBE_EXT_ZCF  (1ULL << 46)
#define  RISCV_HWPROBE_EXT_ZCMOP  (1ULL << 47)
#define  RISCV_HWPROBE_EXT_ZAWRS  (1ULL << 48)
#define  RISCV_HWPROBE_EXT_SUPM  (1ULL << 49)
#define  RISCV_HWPROBE_EXT_ZICNTR (1ULL << 50)
#define  RISCV_HWPROBE_EXT_ZIHPM  (1ULL << 51)
#define  RISCV_HWPROBE_EXT_ZFBFMIN (1ULL << 52)
#define  RISCV_HWPROBE_EXT_ZVFBFMIN (1ULL << 53)
#define  RISCV_HWPROBE_EXT_ZVFBFWMA (1ULL << 54)
#define  RISCV_HWPROBE_EXT_ZICBOM (1ULL << 55)
#define  RISCV_HWPROBE_EXT_ZAAMO  (1ULL << 56)
#define  RISCV_HWPROBE_EXT_ZALRSC (1ULL << 57)
#define  RISCV_HWPROBE_EXT_ZABHA  (1ULL << 58)
#define RISCV_HWPROBE_KEY_CPUPERF_0 5
#define  RISCV_HWPROBE_MISALIGNED_UNKNOWN (0 << 0)
#define  RISCV_HWPROBE_MISALIGNED_EMULATED (1 << 0)
#define  RISCV_HWPROBE_MISALIGNED_SLOW  (2 << 0)
#define  RISCV_HWPROBE_MISALIGNED_FAST  (3 << 0)
#define  RISCV_HWPROBE_MISALIGNED_UNSUPPORTED (4 << 0)
#define  RISCV_HWPROBE_MISALIGNED_MASK  (7 << 0)
#define RISCV_HWPROBE_KEY_ZICBOZ_BLOCK_SIZE 6
#define RISCV_HWPROBE_KEY_HIGHEST_VIRT_ADDRESS 7
#define RISCV_HWPROBE_KEY_TIME_CSR_FREQ 8
#define RISCV_HWPROBE_KEY_MISALIGNED_SCALAR_PERF 9
#define  RISCV_HWPROBE_MISALIGNED_SCALAR_UNKNOWN  0
#define  RISCV_HWPROBE_MISALIGNED_SCALAR_EMULATED 1
#define  RISCV_HWPROBE_MISALIGNED_SCALAR_SLOW  2
#define  RISCV_HWPROBE_MISALIGNED_SCALAR_FAST  3
#define  RISCV_HWPROBE_MISALIGNED_SCALAR_UNSUPPORTED 4
#define RISCV_HWPROBE_KEY_MISALIGNED_VECTOR_PERF 10
#define  RISCV_HWPROBE_MISALIGNED_VECTOR_UNKNOWN  0
#define  RISCV_HWPROBE_MISALIGNED_VECTOR_SLOW  2
#define  RISCV_HWPROBE_MISALIGNED_VECTOR_FAST  3
#define  RISCV_HWPROBE_MISALIGNED_VECTOR_UNSUPPORTED 4
#define RISCV_HWPROBE_KEY_VENDOR_EXT_THEAD_0 11
#define RISCV_HWPROBE_KEY_ZICBOM_BLOCK_SIZE 12
#define RISCV_HWPROBE_KEY_VENDOR_EXT_SIFIVE_0 13
/* Increase RISCV_HWPROBE_MAX_KEY when adding items. */

/* Flags */
#define RISCV_HWPROBE_WHICH_CPUS (1 << 0)

#endif