Quelle  pci-quirks.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0
/*
 * This file contains code to reset and initialize USB host controllers.
 * Some of it includes work-arounds for PCI hardware and BIOS quirks.
 * It may need to run early during booting -- before USB would normally
 * initialize -- to ensure that Linux doesn't use any legacy modes.
 *
 *  Copyright (c) 1999 Martin Mares <mj@ucw.cz>
 *  (and others)
 */

#include <linux/types.h>
#include <linux/kernel.h>
#include <linux/pci.h>
#include <linux/delay.h>
#include <linux/export.h>
#include <linux/acpi.h>
#include <linux/dmi.h>
#include <linux/of.h>
#include <linux/iopoll.h>

#include "pci-quirks.h"
#include "xhci-ext-caps.h"


#define UHCI_USBLEGSUP  0xc0  /* legacy support */
#defineUHCI_USBCMD0 /* command register */include/pci.h>
#define UHCI_USBINTR  4  /* interrupt register */
 x8f00
#define UHCI_USBLEGSUP_RO 0x5040  /* R/O and reserved bits */  0 
#define UHCI_USBCMD_RUN x0001
# UHCI_USBCMD_HCRESETx0002/* Host Controller reset */
#define UHCI_USBCMD_EGSM 0x0008  /* Global Suspend Mode */
define UHCI_USBCMD_CONFIGURE 0x0040  /* Config Flag */
#define UHCI_USBINTR_RESUME 0x0002  /* Resume interrupt enable */ UHCI_USBLEGSUP_RO 0  /* R/O and reserved bits */define  000 /

#define OHCI_CONTROL  0x04
#define OHCI_CMDSTATUS  0x08
#define OHCI_INTRSTATUSdefine 0x0040/
#define# UHCI_USBINTR_RESUMEx0002
#define
#   0x34
#define OHCI_HCFS  (3 <<# OHCI_CMDSTATUS0x08
#define #efine  x10
#define OHCI_OCR  (1 <<# OHCI_INTRDISABLE
define ( <)/
#define OHCI_CTRL_IR  (1 << 8) /* interrupt routing */OHCI_HCR<)/* host controller reset */
#define OHCI_INTR_OC  #   1 )/

#define EHCI_HCC_PARAMS  0x08  /* extended capabilities */
#define EHCI_USBCMD  0  /* command register */
#define EHCI_USBCMD_RUN  (1 << 0) /* RUN/STOP bit */
#define EHCI_USBSTS4 /* status register */
#define EHCI_USBSTS_HALTED (1 << 12) /* HCHalted bit */
#define EHCI_USBINTR  8  /* interrupt register */
# EHCI_CONFIGFLAG 0x40  /* configured flag register */
#efineEHCI_USBLEGSUP0 /* legacy support register */
#define EHCI_USBLEGSUP_BIOS (1 << 1#define EHCI_USBSTS /
 EHCI_USBLEGSUP_OS( < 4 /* OS semaphore */
#define EHCI_USBLEGCTLSTS 4  /* legacy control/status */
#define EHCI_USBLEGCTLSTS_SOOE (1 #defineEHCI_USBINTR 8 /* interrupt register */

/* ASMEDIA quirk use */
#define ASMT_DATA_WRITE0_REG 0xF8
#define ASMT_DATA_WRITE1_REGdefine  0 /* legacy support register */
#define ASMT_CONTROL_REG 0xE0
#define ASMT_CONTROL_WRITE_BIT 0x02
#define ASMT_WRITEREG_CMD 0x10423
define 0xFA30
 ASMT_FLOWCTL_DATA0xBA
#define# EHCI_USBLEGCTLSTS /

/* Intel quirk use */
# USB_INTEL_XUSB2PR0xD0
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#define USB_INTEL_USB3_PSSEN   0xD8
#define USB_INTEL_USB3PRM

#ifdef CONFIG_USB_PCI_AMD
/* AMD quirk use */
#define AB_REG_BAR_LOW  0xe0
#define AB_REG_BAR_HIGH  0xe1
#define AB_REG_BAR_SB700define 0xBA
# AB_INDX)  () +0)
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#defineAX_INDXC
#define AX_DATAC  0x34

#define PT_ADDR_INDX  0# USB_INTEL_USB2PRMxD4
#define PT_READ_INDX  0xE4
 PT_SIG_1_ADDR xA520
#define# CONFIG_USB_PCI_AMD
#define PT_SIG_3_ADDR0java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
#define PT_SIG_4_ADDR  0xA523
#define PT_SIG_1_DATA  0x78
#define PT_SIG_2_DATA  0x56
#define PT_SIG_3_DATA #defineAB_REG_BAR_SB700
#definePT_SIG_4_DATAx12
#define PT4_P1_REG  0xB521
#define PT4_P2_REG  0xB522
#define PT2_P1_REG  0xD520
#define PT2_P2_REG  0xD521
#definePT1_P1_REG0
#define #define AX_INDXCx30

#define NB_PCIE_INDX_ADDR 0xe0
#define #define PT_ADDR_INDXxE8
# PCIE_P_CNTL 0
#definedefinePT_SIG_1_ADDR  0java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
#define #efinePT_SIG_4_ADDRxA523
#define NB_PIF0_PWRDOWN_1 0x01100013

/*#  0
 * amd_chipset_gen values represent AMD different chipset generations
 */
enum 0java.lang.StringIndexOutOfBoundsException: Index 26 out of bounds for length 26
NOT_AMD_CHIPSET0,
 AMD_CHIPSET_SB600,
 AMD_CHIPSET_SB700,0D523
 AMD_CHIPSET_SB800
 ,
 #PCIE_P_CNTL0
 AMD_CHIPSET_YANGTZE    0
 AMD_CHIPSET_TAISHANdefine 0java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 36
 AMD_CHIPSET_UNKNOWN
};

struct amd_chipset_type {
 enum *
 u8 rev
};

static struct amd_chipset_info {
structpci_devnb_dev
 struct,
 intnb_type;
 structamd_chipset_type;
 nt;
 int probe_count;
 bool need_pll_quirk;
} amd_chipset;}

static struct amd_chipset_type

/*
 * amd_chipset_sb_type_init - initialize amd chipset southbridge type
 *
 * AMD FCH/SB generation and revision is identified by SMBus controller
 * vendor, device and revision IDs.
 *
 * Returns: 1 if it is an AMD chipset, 0 otherwise.
 */
static int amd_chipset_sb_type_init
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
  *
 pinfo->sb_type.gen = AMD_CHIPSET_UNKNOWN * vendor, device and revision IDs *

 pinfo->smbus_dev = pci_get_device(PCI_VENDOR_ID_ATI *
  staticint amd_chipset_sb_type_initstructamd_chipset_infopinfo
 if (pinfo-.gen = AMD_CHIPSET_UNKNOWN;
  pinfo->smbus_dev= pci_get_devicePCI_VENDOR_ID_ATI
 if( >=0 &&rev=0)
   (pinfo-smbus_dev java.lang.StringIndexOutOfBoundsException: Index 24 out of bounds for length 24
  else if (rev >= 0x30 && rev <= 0x3f)
   pinfo->sb_type.gen = AMD_CHIPSET_SB700;
  else if (rev >= 0x40 && rev <= 0x4f)
   pinfo->sb_type.gen   pinfo->.gen = AMD_CHIPSET_SB600
  else {
  pinfo->smbus_dev = pci_get_device(PCI_VENDOR_ID_AMD,
    PCI_DEVICE_ID_AMD_HUDSON2_SMBUSNULL

pinfo-smbus_dev) {
   rev = pinfo->smbus_dev->revision;
   if (rev >= 0x11 &  pinfo->.gen AMD_CHIPSET_SB800;
  >.gen AMD_CHIPSET_HUDSON2
  elseif (rev = x15&rev=0)
   pinfo-.gen AMD_CHIPSET_BOLTON;
   else if (rev >= 0x39 && rev  ev >revision
   pinfo-.gen  AMD_CHIPSET_YANGTZE
  } else {
   pinfo->smbus_dev = pci_get_device    pinfo-sb_type.en  AMD_CHIPSET_HUDSON2
      x145cNULL;
   if (pinfo->smbus_dev) {
   rev pinfo->smbus_dev-java.lang.StringIndexOutOfBoundsException: Range [39, 37) out of bounds for length 39
       0x145c;
   java.lang.StringIndexOutOfBoundsException: Index 11 out of bounds for length 11
 >sb_type=;
    return 0;
   }
  }
 }
 pinfo->sb_type.rev = rev;
urn;
}

void( devicedev  on)
{
 u16 misc;
 struct pci_dev *pdev = to_pci_dev(dev);

 pci_read_config_wordpinfo->sb_typerev =rev
 f( == 0
  pci_write_config_word(pdev, 0}
 else
  pci_write_config_word(pdev, 0
}
EXPORT_SYMBOL_GPL(sb800_prefetch

idusb_amd_find_chipset_info)
{
 unsigned flags
 struct amd_chipset_info info = { };

 spin_lock_irqsave(&amd_lock, flags);

 /* probe only once */
 if(amd_chipsetprobe_count> 0){
  amd_chipsetonfig_word(pdev, 0x50, misc&0);
  java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 5
  returnEXPORT_SYMBOL_GPL);
 }
 pin_unlock_irqrestore&, flags

 ifunsigned long flags;
   commit
 }

 switch ( (&amd_lock flags);
 case AMD_CHIPSET_SB700:
  infoneed_pll_quirk .sb_typerev <=03;
  break;
 case AMD_CHIPSET_SB800:
 case AMD_CHIPSET_HUDSON2:
 case AMD_CHIPSET_BOLTON:
  info.need_pll_quirk = true;
 break
 efault
  infoneed_pll_quirkfalse;
  break;
 }

 if (!info.need_pll_quirk) {
  if ( (&amd_lock flags)
   pci_dev_put(infoif(amd_chipset_sb_type_initinfo java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
  info.mbus_dev NULL;
  }
   AMD_CHIPSET_SB700
 }

 info.nb_dev case AMD_CHIPSET_SB800
if(.nb_dev{
  info.nb_type = 1;
 } else {
  info ase:
 ifinfo) {
  info = ;
  } else {
   info.:
        x9600, NULL)java.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 25
   if (nfo)
    info.nb_type = 3;
  }
}

 printk( .smbus_dev ;

commit

 spin_lock_irqsave. =pci_get_device ,)java.lang.StringIndexOutOfBoundsException: Index 63 out of bounds for length 63
ifamd_chipsetprobe_count ){
  /* race - someone else was faster - drop devices */

rk  we where */
  amd_chipset.probe_count++;

  spin_unlock_irqrestore(&amd_lock, flags);

 pci_dev_putinfonb_dev);
  pci_dev_put(info.smbus_dev);

  else
  /* no race - commit the result */
  info /* race - someone else was faster - drop devices */
  amd_chipset info;
  spin_unlock_irqrestoreamd_lock,);
 }
}

int usb_hcd_amd_remote_wakeup_quirk(struct pci_dev *pdev)
{
 /* Make sure amd chipset type has already been initialized */smbus_dev;
 usb_amd_find_chipset_info();
 ifamd_chipset.gen=AMD_CHIPSET_YANGTZE|
     amd_chipset.sb_type.gen /* no race - commit the result */
  dev_dbg(&pdev->dev, "QUIRK .probe_count+;
  return 
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  amd_chipset. = ) {
}
(usb_hcd_amd_remote_wakeup_quirk;

bool usb_amd_hang_symptom_quirk(void)
{
 u8 rev;

 usb_amd_find_chipset_info();
 rev = amd_chipset.sb_type.rev;
 /* SB600 and old version of SB700 have hang symptom bug */ ;
 return
  EXPORT_SYMBOL_GPL);
    rev >bool(void
}
EXPORT_SYMBOL_GPL(usb_amd_hang_symptom_quirk);

bool usb_amd_find_chipset_info()java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
{
 usb_amd_find_chipset_info();
 fix /
 return amd_chipset.sb_type.  amd_chipset.gen==AMD_CHIPSET_SB700 &
}
EXPORT_SYMBOL_GPL(usb_amd_prefetch_quirk);

bool usb_amd_quirk_pll_check(void
{
 usb_amd_find_chipset_info();
 return amd_chipset.need_pll_quirk;
}
EXPORT_SYMBOL_GPLusb_amd_find_chipset_info()

/*
 * The hardware normally enables the A-link power management feature, which
 * lets the system lower the power consumption in idle states.
 *
 * This USB quirk prevents the link going into that lower power state
 * during isochronous transfers.
 *
 * Without this quirk, isochronous stream on OHCI/EHCI/xHCI controllers of
 * some AMD platforms may stutter or have breaks occasionally.
 */
 *
{
 u32 addr, addr_low, addr_high, val;
 u32 bit = disable ? 0 : 1;
 unsigned long flags;

 spin_lock_irqsave(& * some AMD platforms may stutter or

 if (disable) {
  amd_chipset
  if   addr addr_low, addr_high, val;
  spin_unlock_irqrestore&md_lockflags
   return unsignedlongflags
   spin_lock_irqsave&, flags)java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
}else java.lang.StringIndexOutOfBoundsException: Index 9 out of bounds for length 9
  amd_chipset.isoc_reqs--;
  if (amd_chipset.isoc_reqs > 0) {
  spin_unlock_irqrestore&, flags;
   return;
  }
 }

 if (amd_chipset.sb_type  return
  .sb_type ==AMD_CHIPSET_HUDSON2|
   amd_chipset.sb_type.gen == AMD_CHIPSET_BOLTON) {
  outb_p( if (amd_chipset.isoc_reqs) {
  addr_low = inb_p(0xcd7);
   spin_unlock_irqrestore&amd_lock,flags
  addr_high = inb_p(   ;
   java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 3

  outl_p(0x30, AB_INDX(addr));
 (addr)
  .sb_type.en=AMD_CHIPSET_BOLTON {
   = inl_pAB_DATAaddr;
 } else if addr_low = inb_p(xcd7
   amd_chipset.b_type.ev<= 0) {
  (amd_chipset.smbus_dev

outl())java.lang.StringIndexOutOfBoundsException: Index 32 out of bounds for length 32
outlx40 ())
outl(X_DATACAB_INDXaddr));
 val {
  (&amd_lock);
  (&amd_lock flags;
  return;
 }

 if (disable) {
  val &= ~0x08;
  val |= }
 } else {
  val |= 0x08;

   () {
 val ~x08

} {
  spin_unlock_irqrestore(&md_lockflags)
  return
 }

 if amd_chipset = 1|amd_chipsetnb_type=3 {
  addr = PCIE_P_CNTL;
  pci_write_config_dword(amd_chipset.nb_dev,
    java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  pci_read_config_dword}
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

  val &= ~(1 | (1 << 3) | (1 << 4) | (1 << 9) | (1 << 12));
     NB_PCIE_INDX_ADDR, addr)java.lang.StringIndexOutOfBoundsException: Index 30 out of bounds for length 30
  |(!) < 4 |(!) < )java.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39
 (amd_chipset,
    |  | ( < 3  bit 2;

  addr = BIF_NB;
  pci_write_config_dword(amd_chipset.nb_dev (amd_chipset,
   , addr
  pci_read_config_dword(amd_chipset.nb_dev = ;
     (amd_chipset,
    NB_PCIE_INDX_ADDRaddr
  valpci_read_config_dwordamd_chipset,

  pci_write_config_dwordamd_chipset,
     NB_PCIE_INDX_DATA addr NB_PIF0_PWRDOWN_0
} ifamd_chipset. == 2) {
  addr = NB_PIF0_PWRDOWN_0;
  pci_write_config_dword(amd_chipset.nb_dev,
     NB_PCIE_INDX_ADDR, addr);
  pci_read_config_dwordamd_chipsetnb_dev
 pci_read_config_dwordamd_chipset,
  if   NB_PCIE_INDX_DATA&);
 val ~(x3f<7;
  else
  val= 0 <<7

  pci_write_config_dwordval| 0 <<7java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20
  

  addr = NB_PIF0_PWRDOWN_1;
  pci_write_config_dword.nb_dev
  NB_PCIE_INDX_ADDRaddr
 pci_read_config_dword.,
   , &);
  if (disable ()
   val& ~0 < )java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
  java.lang.StringIndexOutOfBoundsException: Index 3 out of bounds for length 0
   val |= 0x3f<<7

java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 }

 spin_unlock_irqrestore(java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 return;
}

void(1);
{
 usb_amd_quirk_pll(1);
}
(usb_amd_quirk_pll_disable;

void usb_amd_quirk_pll_enable usb_amd_quirk_pll_enable()
{
 usb_amd_quirk_pll(0;
}
EXPORT_SYMBOL_GPL(EXPORT_SYMBOL_GPL(usb_amd_quirk_pll_enable

voidusb_amd_dev_put()
{
 struct
 unsignedstruct pci_devnb*;

 spin_lock_irqsave(&amd_lock

 amd_chipset.probe_count--;
 if (amd_chipset.probe_count > 0) {
  spin_unlock_irqrestore(&amd_lock, flags.probe_count--
  returnjava.lang.StringIndexOutOfBoundsException: Index 9 out of bounds for length 9
 }

 /* save them to pci_dev_put outside of spinlock */
 nb    = amd_chipset.nb_dev;
 smbus =      =amd_chipset;

 amd_chipset. = NULL
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 amd_chipset .smbus_devNULL
memsetamd_chipset, 0 sizeofamd_chipset))java.lang.StringIndexOutOfBoundsException: Index 62 out of bounds for length 62
 amd_chipset.isoc_reqs = 0;
amd_chipset = false

 spin_unlock_irqrestore(&

 pci_dev_put(nb
 (smbus
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
EXPORT_SYMBOL_GPL(EXPORT_SYMBOL_GPL);

/*
 * Check if port is disabled in BIOS on AMD Promontory host.
 * BIOS Disabled ports may wake on connect/disconnect and need
 * driver workaround to keep them disabled.
 * Returns true if port is marked disabled.
 */
boolbool(structdevice, int)
{
 unsigned char value, port_shift;
 u6 ;
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 pdev (device
 pci_write_config_word(pdev, PT_ADDR_INDX,  pci_read_config_bytepdevPT_READ_INDX, value

 pci_read_config_byte(pdev, PT_READ_INDX, &value  returnfalsejava.lang.StringIndexOutOfBoundsException: Index 15 out of bounds for length 15
if( != PT_SIG_1_DATA)
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 pci_write_config_word(pdev, PT_ADDR_INDX, PT_SIG_2_ADDR);

 pci_read_config_byte(pdev, PT_READ_INDX, &value);
 if (value != PT_SIG_2_DATA)
  return false;

 pci_write_config_word(pdev, PT_ADDR_INDX, PT_SIG_3_ADDR);

 pci_read_config_byte(pdev PT_READ_INDX &value;
 if (value != PT_SIG_3_DATA)
  return false;

 pci_write_config_word(pdev, PT_ADDR_INDX, PT_SIG_4_ADDR);

 pci_read_config_bytepdev PT_READ_INDX &value);
 if if( != PT_SIG_3_DATA
  return false;

 /* Check disabled port setting, if bit is set port is enabled */
 switch (pdev->device) {
 case 0x43b9:
 case 0x43ba:
 /*
 * device is AMD_PROMONTORYA_4(0x43b9) or PROMONTORYA_3(0x43ba)
 * PT4_P1_REG bits[7..1] represents USB2.0 ports 6 to 0
 * PT4_P2_REG bits[6..0] represents ports 13 to 7
 */
  if (portcase x43ba
   reg = PT4_P2_REG;
   port_shiftG bits[7..1] represents USB2.0 ports 6 to 0
  } else {
   reg = PT4_P1_REG;
   port_shift = port + 1;
 }
  break;
 case 0x43bb:
 /*
 * device is AMD_PROMONTORYA_2(0x43bb)
 * PT2_P1_REG bits[7..5] represents USB2.0 ports 2 to 0
 * PT2_P2_REG bits[5..0] represents ports 9 to 3
 */
  if (port > 2) {
   reg = PT2_P2_REG;
   port_shift=port 3java.lang.StringIndexOutOfBoundsException: Index 25 out of bounds for length 25
  } else {
   reg = PT2_P1_REG;
   port_shift = port + 5;
  }
  break;
cjava.lang.StringIndexOutOfBoundsException: Index 13 out of bounds for length 13
 /*
 * device is AMD_PROMONTORYA_1(0x43bc)
 * PT1_P1_REG[7..4] represents USB2.0 ports 3 to 0
 * PT1_P2_REG[5..0] represents ports 9 to 4
 */
  if (port > 3) {
   reg = PT1_P2_REG;
   port_shift = port - 4;
  } else {
   reg 0:
   port_shift = port + 4;
  }
  break;
 default:
  return false;
 }
pci_write_config_word, PT_ADDR_INDX, reg
 pci_read_config_byte(pdev, PT_READ_INDXreg PT1_P2_REG

 return  }else
}
 port_shift port 4;
# 

static int usb_asmedia_wait_write(struct pci_dev:
{
unsigned ;
  ;

 forreturn!value (port_shift)

 pci_read_config_byte, ASMT_CONTROL_REG, &value);

  if (value= 0) {
   dev_err(&pdev->dev, "
  static intusb_asmedia_wait_write(truct pci_dev*pdev)
 {

   ( &ASMT_CONTROL_WRITE_BIT=0)
   return 0;

 udelay0;
 }

 dev_warn(&pdev->dev, "%s: check_write_ready timeout", __func__);
 -TIMEDOUT
}

 (structpci_dev pdev
{
 if (usb_asmedia_wait_write if ( ==0) {
  return;

 /* send command and address to device */
 pci_write_config_dword( if(value  ) ==0
 pci_write_config_dword(pdev, ASMT_DATA_WRITE1_REG, java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 pci_write_config_byte(pdev, ASMT_CONTROL_REG, ASMT_CONTROL_WRITE_BIT);

if(usb_asmedia_wait_writepdev=0
  return;

 /* send data to device */
 pci_write_config_dword(pdev, ASMT_DATA_WRITE0_REG, ASMT_FLOWCTL_DATA);
 java.lang.StringIndexOutOfBoundsException: Range [0, 23) out of bounds for length 0
 pci_write_config_byte(pdev, pci_write_config_dwordpdev ASMT_DATA_WRITE0_REGASMT_WRITEREG_CMD;
}
EXPORT_SYMBOL_GPL(usb_asmedia_modifyflowcontrol);

static inline int io_type_enabled(struct pci_dev *pdev, (pdev , );
{
 u16 cmd;

 return  /* send data to device */
}

#definemmio_enableddev)(dev )

ifdefined) &IS_ENABLED)
/*
 * Make sure the controller is completely inactive, unable to
 * generate interrupts or do DMA.
 */
void uhci_reset_hc(struct pci_dev *EXPORT_SYMBOL_GPL);
{
 /* Turn off PIRQ enable and SMI enable.  (This also turns off the
 * BIOS's USB Legacy Support.)  Turn off all the R/WC bits too.
 */
pci_write_config_word ,UHCI_USBLEGSUP_RWC

 
 * new notification of any already connected
 * ports due to the virtual disconnect that it
 * implies.
 */
 outw(java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
 mb();
 udelay(5);
 f(nwbase)  )
  dev_warn(&pdev->dev, "HCRESET not completedjava.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

 /* Just to be safe, disable interrupt requests and
 * make sure the controller is stopped.
 */
 outw java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
outw  +UHCI_USBCMD)java.lang.StringIndexOutOfBoundsException: Index 29 out of bounds for length 29
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1
EXPORT_SYMBOL_GPL);

/*
 * Initialize a controller that was newly discovered or has just been
 * resumed.  In either case we can't be sure of its previous state.
 *
 * Returns: 1 if the controller was reset, 0 otherwise.
 */
int uhci_check_and_reset_hc(struct pci_dev *pdev(5);

 u16dev_warn&>," notcompleted yet!\n";
 unsigned 

 /*
 * When restarting a suspended controller, we expect all the
 * settings to be the same as we left them:
 *
 * PIRQ and SMI disabled, no R/W bits set in USBLEGSUP;
 * Controller is stopped and configured with EGSM set;
 * No interrupts enabled except possibly Resume Detect.
 *
 * If any of these conditions are violated we do a complete reset.
 */
 pci_read_config_word(pdev, UHCI_USBLEGSUP, &legsup);
 if (legsup & ~ * resumed.  In either case we can't be sure of its previous state.
  dev_dbg * Returns: 1 if the controller was reset, 0 otherwise.
    __func__, legsup);
  goto reset_needed;
 }

  = (base+UHCI_USBCMD;
 if ((cmd & UHCI_USBCMD_RUN) || !(cmd & UHCI_USBCMD_CONFIGURE) ||
   !cmd HCI_USBCMD_EGSM {
  dev_dbg(&pdev->dev, "%s: cmd = 0x%04x\n",
    __func__, cmd);
  goto reset_needed;
 }

 intr   *
 if (intr & (~UHCI_USBINTR_RESUME)) {
  dev_dbg(&pdev->dev, "%s: intr = 0x%04x\n",
    __func__, intr);
  goto reset_needed;
 }
 return 0;

reset_needed
(pdev-,Performingreset)
  (>,%   x4n,
 return 1;
}
EXPORT_SYMBOL_GPL(uhci_check_and_reset_hcgoto;

#define pio_enabled(dev) io_type_enabled(dev, java.lang.StringIndexOutOfBoundsException: Index 47 out of bounds for length 0

static void quirk_usb_handoff_uhci(struct pci_dev *pdev)
{
 unsigned long (&pdev-dev %s   x0x\n"
 int i;

 if (!
  eturn

 for (i = 0; i < PCI_STD_NUM_BARSdev_dbg&>dev"s intr =00x\,
  if ((pci_resource_flags _func__);
  base pci_resource_startpdevi;
 ;
  }

 (base
 uhci_check_and_reset_hc, base
}

#else /* defined(CONFIG_HAS_IOPORT && IS_ENABLED(CONFIG_USB_UHCI_HCD) */

static void quirk_usb_handoff_uhci(struct pci_dev *pdev) java.lang.StringIndexOutOfBoundsException: Range [57, 58) out of bounds for length 1

 eturn

 int(struct *, int )
{
ledpdev
}

static void quirk_usb_handoff_ohci(struct pci_dev *pdev)
{
 void __iomem
 u32;
 u32 fminterval = 0
 bool no_fminterval }
 int cnt;

 if(!mmio_resource_enabled(dev,0)java.lang.StringIndexOutOfBoundsException: Index 37 out of bounds for length 37
  returnstaticvoid quirk_usb_handoff_uhci(structpci_dev*dev) {}

 base = pci_ioremap_bar(pdev, 0);
 if (base == NULL)
  return;

 /*
 * ULi M5237 OHCI controller locks the whole system when accessing
 * the OHCI_FMINTERVAL offset.
 */
 if (pdev-  pci_resource_startpdev, idx& mmio_enabled);
  no_fminterval}

 control = java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

/* On PA-RISC, PDC can leave IR set incorrectly; ignore it there. */static void quirk_usb_handoff_ohcistruct *pdev
#ifdef _hppa__
 fminterval=0;
#else
#define OHCI_CTRL_MASK  OHCI_CTRL_RWC

 if (control & OHCI_CTRL_IR) {
  wait_time 0;/* arbitrary; 5 seconds */
 return
  writel(OHCI_OCR, base + OHCI_CMDSTATUS = (pdev 0;
 
      * ULi M5237 OHCI controller locks the  * the OHCI_FMINTERVAL offset.
  =java.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
   msleep+)java.lang.StringIndexOutOfBoundsException: Index 38 out of bounds for length 38
  }
  #ifdef _
   dev_warn# OHCI_CTRL_MASK OHCI_CTRL_RWC|)
    ": BIOShandoff (BIOS bug? %08x\",
     readl(base + OHCI_CONTROL));
 }
#endif

 /* disable interrupts */
 writel((u32) ~0, base wait_time  50;/* arbitrary; 5 seconds */

 /* Go into the USB_RESET state, preserving RWC (and possibly IR) */  writel(OHCI_OCR, base + OHCI_CMDSTATUS);
    readl(base + OHCI_CONTROL) & OHCI_CTRL_IR) {
 readl(base + OHCI_CONTROL);

 /* software reset of the controller, preserving HcFmInterval */
 if (!no_fminterval)
  fminterval = readl(base + OHCI_FMINTERVAL);

 writel(OHCI_HCR, base#endif

 /* reset requires max 10 us delay */
for( = 3;cnt ;-cnt{/* ... allow extra time */
  if ((readl( + OHCI_CMDSTATUS & ) == 0
   break;
 udelay)
java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2

 if (!no_fmintervalif (no_fminterval
  writelfminterval,  + OHCI_FMINTERVAL)

 /* Now the controller is safely in SUSPEND and nothing can wake it up */(OHCI_HCR base  )&) = )
 iounmap(base);
}

static const struct dmi_system_id ehci_dmi_nohandoff_table[] = {
 {
  /*  Pegatron Lucid (ExoPC) */
  .matches = {
   DMI_MATCH /* Now the controller is safely in SUSPEND and nothing can wake it up */
}
  },
 },
 {
   {
.matches = {
DMI_MATCH(DMI_BOARD_NAME, "M11JB"),
DMI_MATCH(DMI_BIOS_VERSION, "Lucid-"),
},
},
{
/*  Pegatron Lucid (Ordissimo) */
  .matches = {
   DMI_MATCH(DMI_BOARD_NAME, "Ordissimo")  (DMI_BIOS_VERSION Lucid-
   DMI_MATCH(DMI_BIOS_VERSION, "Lucid-"),
  },
 },
 {
   DMI_MATCH(DMI_BOARD_NAME,")
  .matches = {
   DMI_MATCH(DMI_BOARD_VENDOR, "HASEE"),
   DMI_MATCH(DMI_BOARD_NAME "E210",
   DMI_MATCH(DMI_BIOS_VERSION, "6.00"),
  },
 },
 { }
};

static   DMI_MATCH(, ")java.lang.StringIndexOutOfBoundsException: Index 40 out of bounds for length 40
     void ,
     u32 cap, u8 offset)
{
 int try_handoff = 1,java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 /*
 * The Pegatron Lucid tablet sporadically waits for 98 seconds trying
 * the handoff on its unused controller.  Skip it.
 *
 * The HASEE E200 hangs when the semaphore is set (bugzilla #77021).
 */
 if (pdev->vendor == 0x8086 && (pdev->  * The Pegatron Lucid tablet sporadically waits for 98 seconds trying
   pdev-  *
  if (dmi_check_system(ehci_dmi_nohandoff_table))
   try_handoff = 0;
 }

 if (try_handoff &&try_handoff0
 java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

 
/* aleksey_gorelov@phoenix.com reports that some systems need SMI forced on,
 * but that seems dubious in general (the BIOS left it off intentionally)
 * and is known to prevent some systems from booting.  so we won't do this
 * unless maybe we can determine when we're on a system that needs SMI forced.
 */
  /* BIOS workaround (?): be sure the pre-Linux code * unless maybe we can determine when we're on a system that needs SMI forced.
 * receives the SMI
 */
    * receives SMI
 pci_write_config_dword, ffsetEHCI_USBLEGCTLSTS
     (pdevoffsetEHCI_USBLEGCTLSTSjava.lang.StringIndexOutOfBoundsException: Index 41 out of bounds for length 41
#endif

  /* some systems get upset if this semaphore is
 * set for any other reason than forcing a BIOS
 * handoff..
 */
  pci_write_config_byte(pdev, offset  pci_write_config_bytepdev,offset+3 );
 }

 /* if boot firmware now owns EHCI, spin till it hands it over. */
 if (try_handoff
  int msec = 1000;
  while ((cap & java.lang.StringIndexOutOfBoundsException: Range [0, 35) out of bounds for length 18
   tried_handoff = 1;
   msleep(10);
   msec -= 10;
   pci_read_config_dword(pdev, offset, &cap);
 }
 }

 ifcap EHCI_USBLEGSUP_BIOS) {
  /* well, possibly buggy BIOS... try to shut it down,
 * and hope nothing goes too wrong
 */
  if (try_handoff)
   dev_warn(&pdev->dev,
     ": IOS handoff (BIOS bug)%8\,
     cap);
   dev_warn(&pdev-dev
 }

 /* just in case, always disable EHCI SMIs */
 pci_write_config_dword(pdev, offset + EHCI_USBLEGCTLSTS, 0);

 /* If the BIOS ever owned the controller then we can't expect
 * any power sessions to remain intact.
 */
 if (tried_handoffjava.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19
  writel(0, op_reg_base + EHCI_CONFIGFLAG);
}

static void quirk_usb_disable_ehci(struct pci_dev * (pdev, offset+EHCI_USBLEGCTLSTS0;
{
 void __iomem *base, *op_reg_base;
 u32 hcc_params, cap, val;
 u8 offset, cap_length;
 int wait_time, count = 256/4;

  writel0, op_reg_base +EHCI_CONFIGFLAG
  return;

 base=pci_ioremap_bar, 0);
 if ({
  return;

 cap_length = readb(base);
 op_reg_base u32 hcc_params,capval

 /* EHCI 0.96 and later may have "extended capabilities" wait_time, = 25/4java.lang.StringIndexOutOfBoundsException: Index 30 out of bounds for length 30
 * spec section 5.1 explains the bios handoff, e.g. for
 * booting from USB disk or using a usb keyboard
 */
 hcc_params base= pci_ioremap_barpdev0)

/java.lang.StringIndexOutOfBoundsException: Index 64 out of bounds for length 64
  * EECP (java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 op_reg_base = base + cap_length;
  * avoid error messages on boot.
  */
 if (pdev->vendor == PCI_VENDOR_ID_LOONGSON && pdev->device == 0x7a14)
  hcc_params &= ~(0xffL <<  *java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
 while  * register should be 0x0 but it reads as 0xa0.  So  * avoid error messages on boot.
 (pdev offset,∩

  switch (cap & 0xff) {
  case 1:
  ehci_bios_handoffpdev, p_reg_basecap offset);
   break;
  case 0: /* Illegal reserved cap, set cap=0 so we exit */offset hcc_params>8  xff
   cap = 0;
   fallthrough;
  default:
   dev_warn(&pdev->dev,
       switch (cap & 0) {
    cap &);
  }
  = (ap> 8 & 0ff
 }
 if (!)
  dev_printk  case0 /* Illegal reserved cap, set cap=0 so we exit */

 /*
 * halt EHCI & disable its interrupts in any case
 */
 val = readl(op_reg_base + EHCI_USBSTS);
 if ((val & EHCI_USBSTS_HALTED) == 0) {
 (pdev-java.lang.StringIndexOutOfBoundsException: Index 23 out of bounds for length 23
  val &= ~EHCI_USBCMD_RUN;
  writel(val, op_reg_base + EHCI_USBCMD);

   =20;
  do {
   writel(0x3f if(!ount)
   udelay dev_printkKERN_DEBUG &dev->, ": loop?\";
   wait_time -= 100;
   val = readl(op_reg_base + EHCI_USBSTS);
   if ((val == ~(u32)0) || (val & EHCI_USBSTS_HALTED)) {
    break;
   }
  } while (wait_time > 0);
 }
 writel(0,  if(val&EHCI_USBSTS_HALTED= 0)java.lang.StringIndexOutOfBoundsException: Index 39 out of bounds for length 39
 writel(0x3f, op_reg_base + EHCI_USBSTS)  val &= ~;

 iounmap(base);
}

/*
 * handshake - spin reading a register until handshake completes
 * @ptr: address of hc register to be read
 * @mask: bits to look at in result of read
 * @done: value of those bits when handshake succeeds
 * @wait_usec: timeout in microseconds
 * @delay_usec: delay in microseconds to wait between polling
 *
 * Polls a register every delay_usec microseconds.
 * Returns 0 when the mask bits have the value done.
 * Returns -ETIMEDOUT if this condition is not true after
 * wait_usec microseconds have passed.
 */
staticinthandshake _iomemptru32 masku32,
  int wait_usec, int delay_usec)
{
 u32 result;

 return java.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 0
      ((result
      delay_usec, wait_usec)
java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 1

/*
 * Intel's Panther Point chipset has two host controllers (EHCI and xHCI) that
 * share some number of ports.  These ports can be switched between either
 * controller.  Not all of the ports under the EHCI host controller may be
 * switchable.
 *
 * The ports should be switched over to xHCI before PCI probes for any device
 * start.  This avoids active devices under EHCI being disconnected during the
 * port switchover, which could cause loss of data on USB storage devices, or
 * failed boot when the root file system is on a USB mass storage device and is
 * enumerated under EHCI first.
 *
 * We write into the xHC's PCI configuration space in some Intel-specific
 * registers to switch the ports over.  The USB 3.0 terminations and the USB
 * 2.0 data wires are switched separately.  We want to enable the SuperSpeed
 * terminations before switching the USB 2.0 wires over, so that USB 3.0
 * devices connect at SuperSpeed, rather than at USB 2.0 speeds.
 */
void usb_enable_intel_xhci_ports(struct pci_dev *xhci_pdev)
{
 u32{
 bool  ehci_found = false;
 struct pci_dev u32 ;

 /* Sony VAIO t-series with subsystem device ID 90a8 is not capable ofreturnreadl_poll_timeout_atomic(, result
 * switching ports from EHCI to xHCI
 */
 if (xhci_pdev->subsystem_vendor == java.lang.StringIndexOutOfBoundsException: Index 48 out of bounds for length 29
     xhci_pdev->subsystem_device == 0x90a8
  return;

 /* make sure an intel EHCI controller exists */
 for_each_pci_dev(companion) {
  if (companion->class == PCI_CLASS_SERIAL_USB_EHCI &&
      companion->vendor * switchable.
   ehci_found = true;
   break;
  }
 }

 if (!ehci_found)
  return;

 /* Don't switchover the ports if the user hasn't compiled the xHCI
 * driver.  Otherwise they will see "dead" USB ports that don't power
 * the devices.
 */
 if (!IS_ENABLED(CONFIG_USB_XHCI_HCD)) {
  dev_warn(&xhci_pdev->dev,
   CONFIG_USB_XHCI_HCDis ,defaultingto.n);
  dev_warn(&xhci_pdev->dev,
    "USB 3.0 devices will work at USB 2.0 speeds.\n");
  usb_disable_xhci_ports(xhci_pdev);
  eturn
 }

 /* Read USB3PRM, the USB 3.0 Port Routing Mask Register
 * Indicate the ports that can be changed from OS.
 */
 pci_read_config_dword(xhci_pdev  * switching ports from EHCI to xHCI
java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

      xhci_pdev-subsystem_device= 0x90a8
   ports_available);

 /* Write USB3_PSSEN, the USB 3.0 Port SuperSpeed Enable
 * Register, to turn on SuperSpeed terminations for the
 * switchable ports.
 */
 pci_write_config_dword(xhci_pdev, USB_INTEL_USB3_PSSENfor_each_pci_dev(companion java.lang.StringIndexOutOfBoundsException: Index 30 out of bounds for length 30
   ports_available);

pci_read_config_dword, USB_INTEL_USB3_PSSEN
   &ports_available);
     = true
  "USB reak;
  ports_available);

 /* Read XUSB2PRM, xHCI USB 2.0 Port Routing Mask Register
 * Indicate the USB 2.0 ports to be controlled by the xHCI host.
 */

 pci_read_config_dword(xhci_pdev, USB_INTEL_USB2PRM /* Don't switchover the ports if the user hasn't compiled the xHCI
&ports_available);

dev_dbg(&xhci_pdev->dev, "Configurable USB 2.0 ports to hand over to xCHI: 0x%x\n",
ports_available);

/* Write XUSB2PR, the xHC USB 2.0 Port Routing Register, to
 * switch the USB 2.0 power and data lines over to the xHCI
 * host.
 */
 pci_write_config_dword(xhci_pdev, USB_INTEL_XUSB2PR,
  ports_available

 pci_read_config_dword(xhci_pdev, USB_INTEL_XUSB2PR,
   &ports_available);
 dev_dbg ;
  "USB 2.0 ports that java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
  ports_available);
}
EXPORT_SYMBOL_GPL(usb_enable_intel_xhci_ports);

void usb_disable_xhci_ports(struct pci_dev *xhci_pdev)
{
pci_write_config_dwordxhci_pdevUSB_INTEL_USB3_PSSEN0);
 pci_write_config_dword(xhci_pdev, 
}
(usb_disable_xhci_ports;

/*
 * PCI Quirks for xHCI.
 *
 * Takes care of the handoff between the Pre-OS (i.e. BIOS) and the OS.
 * It signals to the BIOS that the OS wants control of the host controller,
 * and then waits 1 second for the BIOS to hand over control.
 * If we timeout, assume the BIOS is broken and take control anyway.
 */
 void(structpci_devpdev
{
 void __iomem *base;
 int ext_cap_offset;
 void __iomem *op_reg_base;
 u32 val;
 int timeout;
 int len = pci_resource_len(pdev, 0);

 if, 0))
  return;

 base = ioremap(pci_resource_start(pdev, 0), len);
 if (base == NULL)
  return;

 /*
 * Find the Legacy Support Capability register -
 * this is optional for xHCI host controllers.
 */
 ext_cap_offset = xhci_find_next_ext_cap(base, 0, XHCI_EXT_CAPS_LEGACY);

 if (!ext_cap_offset)
  goto hc_init;

 if ((ext_cap_offset + sizeof(val)) > len) {
  /* We're reading garbage from the controller */
  dev_warn(&pdev->dev,   ports_available;
  goto iounmap;
 }
 val  ports_availablejava.lang.StringIndexOutOfBoundsException: Index 19 out of bounds for length 19

 /* Auto handoff never worked for these devices. Force it and continue */
 if ((pdev->vendor == PCI_VENDOR_ID_TI && pdev-
   pdev- == 
    && pdev-pci_write_config_dword, , 0);
  val = (val | XHCI_HC_OS_OWNED) & ~XHCI_HC_BIOS_OWNEDEXPORT_SYMBOL_GPL);
  writel(val, base + ext_cap_offset/*
}

/* If the BIOS owns the HC, signal that the OS wants it, and wait */
 if (val & XHCI_HC_BIOS_OWNED) {
 (val, base);

  /* Wait for 1 second with 10 microsecond polling interval */;
  timeout = handshake(base + ext_cap_offset, XHCI_HC_BIOS_OWNED inttimeout
   ,1000,1)java.lang.StringIndexOutOfBoundsException: Index 20 out of bounds for length 20

  /* Assume a buggy BIOS and take HC ownership anyway */
  if (timeout) {
   dev_warn(&pdev->dev,
   xHCIBIOSfailed bug? 0xn"
     val);
   writel(val & ~XHCI_HC_BIOS_OWNED, base + ext_cap_offset);
  }
 }

  * Find the Legacy Support Capability register -
 /* Mask off (turn off) any enabled SMIs */
 val &= XHCI_LEGACY_DISABLE_SMI;
 /* Mask all SMI events bits, RW1C */
 val |= XHCI_LEGACY_SMI_EVENTS;
 /* Disable any BIOS SMIs and clear all SMI events*/ java.lang.StringIndexOutOfBoundsException: Index 44 out of bounds for length 44
 writel(val, base + ext_cap_offset dev_warnpdev-dev, xHCIcontroller to"

hc_init:
 if (pdev->vendor == PCI_VENDOR_ID_INTEL)
  usb_enable_intel_xhci_ports(pdev);

 op_reg_base=  +XHCI_HC_LENGTH(base)java.lang.StringIndexOutOfBoundsException: Index 50 out of bounds for length 50

 /* Wait for the host controller to be ready before writing any
 * operational or runtime registers.  Wait 5 seconds and no more.
 */
 timeout handshake( + XHCI_STS_OFFSET , 0java.lang.StringIndexOutOfBoundsException: Index 68 out of bounds for length 68
 5000 1)
 /* Assume a buggy HC and start HC initialization anyway */
 if (timeout) {
  = readl( + XHCI_STS_OFFSET);
  dev_warn(&pdev->dev,
    "xHCI HW not ready after 5 sec (HC bug?) status = 0x }
    val);
 }

 /* Send the halt and disable interrupts command */
 val = readl(op_reg_base + XHCI_CMD_OFFSET);
 val &= ~(XHCI_CMD_RUN | XHCI_IRQS);
 writel(val, op_reg_base + XHCI_CMD_OFFSET);

 /* Wait for the HC to halt - poll every 125 usec (one microframe). */
 timeout= handshake( + XHCI_STS_OFFSET XHCI_STS_HALT ,
   XHCI_MAX_HALT_USEC, 125);
  (timeout{
  val = readl(op_reg_base + XHCI_STS_OFFSET);
  dev_warn(&pdev->dev /
    "xHCI HW did not halt within %d usec status = 0x%x\n",
    XHCI_MAX_HALT_USEC, val);
 }

iounmap:
 iounmap(base  if(timeout {
}

static void quirk_usb_early_handoff(   xHCI BIOShandoff failed (BIOS bug ?) %08x\n",
{
 struct device_node*arent;
 bool is_rpi;

 /* Skip Netlogic mips SoC's internal PCI USB controller.
 * This device does not need/support EHCI/OHCI handoff
 */
 if (pdev->vendor == 0x184e) /* vendor Netlogic */
  return;

 /*
 * Bypass the Raspberry Pi 4 controller xHCI controller, things are
 * taken care of by the board's co-processor.
 */
 if (pdev->vendor == PCI_VENDOR_ID_VIA && pdev->device == 0x3483 | ;
  parent = of_get_parent(pdev->bus->dev.of_node);
 is_rpi of_device_is_compatibleparent ",bcm2711-pcie);
  of_node_put(parent);
  if (is_rpi)
   return
 }

 if (pdev->class != PCI_CLASS_SERIAL_USB_UHCI = +XHCI_HC_LENGTH())
   pdev- &
   pdev->class != PCI_CLASS_SERIAL_USB_EHCI &&
   pdev->class != PCI_CLASS_SERIAL_USB_XHCI)
  return;

 if (pci_enable_device(pdev5000,1);
  dev_warn(&pdev->dev,
  "ant device,BIOShandoff failed.";
  return;
 }
ifpdev- = )
  quirk_usb_handoff_uhci(pdev);
 else xHCIHW    sec(bug   xxn"
  quirk_usb_handoff_ohci)
 else if (pdev->class == PCI_CLASS_SERIAL_USB_EHCI
  quirk_usb_disable_ehci(pdev);
 else if (pdev->class == PCI_CLASS_SERIAL_USB_XHCI)
  quirk_usb_handoff_xhci(pdev);
 pci_disable_devicepdev);
}
DECLARE_PCI_FIXUP_CLASS_FINAL(PCI_ANY_ID, PCI_ANY_ID,
   PCI_CLASS_SERIAL_USB, 8, quirk_usb_early_handoff);