Quelle  spi-fsl-spi.h

/* SPDX-License-Identifier: GPL-2.0-or-later */
/*
 * Freescale SPI controller driver.
 *
 * Maintainer: Kumar Gala
 *
 * Copyright (C) 2006 Polycom, Inc.
 * Copyright 2010 Freescale Semiconductor, Inc.
 *
 * CPM SPI and QE buffer descriptors mode support:
 * Copyright (c) 2009  MontaVista Software, Inc.
 * Author: Anton Vorontsov <avorontsov@ru.mvista.com>
 *
 * GRLIB support:
 * Copyright (c) 2012 Aeroflex Gaisler AB.
 * Author: Andreas Larsson <andreas@gaisler.com>
 */

#ifndef __SPI_FSL_SPI_H__
#define __SPI_FSL_SPI_H__

/* SPI Controller registers */
struct fsl_spi_reg {
 __be32 cap; /* TYPE_GRLIB specific */
 u8 res1[0x1C];
 __be32 mode;
 __be32 event;
 __be32 mask;
 __be32 command;
 __be32 transmit;
 __be32 receive;
 __be32 slvsel; /* TYPE_GRLIB specific */
};

/* SPI Controller mode register definitions */
#define SPMODE_LOOP  (1 << 30)
#define SPMODE_CI_INACTIVEHIGH (1 << 29)
#define SPMODE_CP_BEGIN_EDGECLK (1 << 28)
#define SPMODE_DIV16  (1 << 27)
#define SPMODE_REV  (1 << 26)
#define SPMODE_MS  (1 << 25)
#define SPMODE_ENABLE  (1 << 24)
#define SPMODE_LEN(x)  ((x) << 20)
#define SPMODE_PM(x)  ((x) << 16)
#define SPMODE_OP  (1 << 14)
#define SPMODE_CG(x)  ((x) << 7)

/* TYPE_GRLIB SPI Controller capability register definitions */
#define SPCAP_SSEN(x)  (((x) >> 16) & 0x1)
#define SPCAP_SSSZ(x)  (((x) >> 24) & 0xff)
#define SPCAP_MAXWLEN(x) (((x) >> 20) & 0xf)

/*
 * Default for SPI Mode:
 * SPI MODE 0 (inactive low, phase middle, MSB, 8-bit length, slow clk
 */
#define SPMODE_INIT_VAL (SPMODE_CI_INACTIVEHIGH | SPMODE_DIV16 | SPMODE_REV | \
    SPMODE_MS | SPMODE_LEN(7) | SPMODE_PM(0xf))

/* SPIE register values */
#define SPIE_NE  0x00000200 /* Not empty */
#define SPIE_NF  0x00000100 /* Not full */

/* SPIM register values */
#define SPIM_NE  0x00000200 /* Not empty */
#define SPIM_NF  0x00000100 /* Not full */

#endif /* __SPI_FSL_SPI_H__ */