Quelle  pfc-r8a77965.c   Sprache: C

// SPDX-License-Identifier: GPL-2.0
/*
 * R8A77965 processor support - PFC hardware block.
 *
 * Copyright (C) 2018 Jacopo Mondi <jacopo+renesas@jmondi.org>
 * Copyright (C) 2016-2019 Renesas Electronics Corp.
 *
 * This file is based on the drivers/pinctrl/renesas/pfc-r8a7796.c
 *
 * R-Car Gen3 processor support - PFC hardware block.
 *
 * Copyright (C) 2015  Renesas Electronics Corporation
 */

#include <linux/errno.h>
#include <linux/kernel.h>

#include "sh_pfc.h"

#define CFG_FLAGS (SH_PFC_PIN_CFG_DRIVE_STRENGTH | SH_PFC_PIN_CFG_PULL_UP_DOWN)

#define CPU_ALL_GP(fn, sfx)      \
 PORT_GP_CFG_16(0, fn, sfx, CFG_FLAGS), \
 PORT_GP_CFG_29(1, fn, sfx, CFG_FLAGS), \
 PORT_GP_CFG_15(2, fn, sfx, CFG_FLAGS), \
 PORT_GP_CFG_12(3, fn, sfx, CFG_FLAGS | SH_PFC_PIN_CFG_IO_VOLTAGE_18_33), \
 PORT_GP_CFG_1(3, 12, fn, sfx, CFG_FLAGS), \
 PORT_GP_CFG_1(3, 13, fn, sfx, CFG_FLAGS), \
 PORT_GP_CFG_1(3, 14, fn, sfx, CFG_FLAGS), \
 PORT_GP_CFG_1(3, 15, fn, sfx, CFG_FLAGS), \
 PORT_GP_CFG_18(4, fn, sfx, CFG_FLAGS | SH_PFC_PIN_CFG_IO_VOLTAGE_18_33), \
 PORT_GP_CFG_26(5, fn, sfx, CFG_FLAGS), \
 PORT_GP_CFG_32(6, fn, sfx, CFG_FLAGS), \
 PORT_GP_CFG_4(7, fn, sfx, CFG_FLAGS)

#define CPU_ALL_NOGP(fn)      \
 PIN_NOGP_CFG(ASEBRK, "ASEBRK", fn, CFG_FLAGS),   \
 PIN_NOGP_CFG(AVB_MDIO, "AVB_MDIO", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_RD0, "AVB_RD0", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_RD1, "AVB_RD1", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_RD2, "AVB_RD2", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_RD3, "AVB_RD3", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_RXC, "AVB_RXC", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_RX_CTL, "AVB_RX_CTL", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_TD0, "AVB_TD0", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_TD1, "AVB_TD1", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_TD2, "AVB_TD2", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_TD3, "AVB_TD3", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_TXC, "AVB_TXC", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(AVB_TXCREFCLK, "AVB_TXCREFCLK", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(AVB_TX_CTL, "AVB_TX_CTL", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(DU_DOTCLKIN0, "DU_DOTCLKIN0", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(DU_DOTCLKIN1, "DU_DOTCLKIN1", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(DU_DOTCLKIN3, "DU_DOTCLKIN3", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(EXTALR, "EXTALR", fn, SH_PFC_PIN_CFG_PULL_UP_DOWN),\
 PIN_NOGP_CFG(FSCLKST, "FSCLKST", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(MLB_REF, "MLB_REF", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(PRESETOUT_N, "PRESETOUT#", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(QSPI0_IO2, "QSPI0_IO2", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(QSPI0_IO3, "QSPI0_IO3", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(QSPI0_MISO_IO1, "QSPI0_MISO_IO1", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(QSPI0_MOSI_IO0, "QSPI0_MOSI_IO0", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(QSPI0_SPCLK, "QSPI0_SPCLK", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(QSPI0_SSL, "QSPI0_SSL", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(QSPI1_IO2, "QSPI1_IO2", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(QSPI1_IO3, "QSPI1_IO3", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(QSPI1_MISO_IO1, "QSPI1_MISO_IO1", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(QSPI1_MOSI_IO0, "QSPI1_MOSI_IO0", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(QSPI1_SPCLK, "QSPI1_SPCLK", fn, CFG_FLAGS), \
 PIN_NOGP_CFG(QSPI1_SSL, "QSPI1_SSL", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(RPC_INT_N, "RPC_INT#", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(RPC_RESET_N, "RPC_RESET#", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(RPC_WP_N, "RPC_WP#", fn, CFG_FLAGS),  \
 PIN_NOGP_CFG(TCK, "TCK", fn, SH_PFC_PIN_CFG_PULL_UP_DOWN), \
 PIN_NOGP_CFG(TDI, "TDI", fn, SH_PFC_PIN_CFG_PULL_UP_DOWN), \
 PIN_NOGP_CFG(TDO, "TDO", fn, SH_PFC_PIN_CFG_DRIVE_STRENGTH), \
 PIN_NOGP_CFG(TMS, "TMS", fn, CFG_FLAGS),   \
 PIN_NOGP_CFG(TRST_N, "TRST#", fn, SH_PFC_PIN_CFG_PULL_UP_DOWN)

/*
 * F_() : just information
 * FM() : macro for FN_xxx / xxx_MARK
 */

/* GPSR0 */
#define GPSR0_15 F_(D15,   IP7_11_8)
#define GPSR0_14 F_(D14,   IP7_7_4)
#define GPSR0_13 F_(D13,   IP7_3_0)
#define GPSR0_12 F_(D12,   IP6_31_28)
#define GPSR0_11 F_(D11,   IP6_27_24)
#define GPSR0_10 F_(D10,   IP6_23_20)
#define GPSR0_9  F_(D9,   IP6_19_16)
#define GPSR0_8  F_(D8,   IP6_15_12)
#define GPSR0_7  F_(D7,   IP6_11_8)
#define GPSR0_6  F_(D6,   IP6_7_4)
#define GPSR0_5  F_(D5,   IP6_3_0)
#define GPSR0_4  F_(D4,   IP5_31_28)
#define GPSR0_3  F_(D3,   IP5_27_24)
#define GPSR0_2  F_(D2,   IP5_23_20)
#define GPSR0_1  F_(D1,   IP5_19_16)
#define GPSR0_0  F_(D0,   IP5_15_12)

/* GPSR1 */
#define GPSR1_28 FM(CLKOUT)
#define GPSR1_27 F_(EX_WAIT0_A,  IP5_11_8)
#define GPSR1_26 F_(WE1_N,  IP5_7_4)
#define GPSR1_25 F_(WE0_N,  IP5_3_0)
#define GPSR1_24 F_(RD_WR_N,  IP4_31_28)
#define GPSR1_23 F_(RD_N,  IP4_27_24)
#define GPSR1_22 F_(BS_N,  IP4_23_20)
#define GPSR1_21 F_(CS1_N,  IP4_19_16)
#define GPSR1_20 F_(CS0_N,  IP4_15_12)
#define GPSR1_19 F_(A19,   IP4_11_8)
#define GPSR1_18 F_(A18,   IP4_7_4)
#define GPSR1_17 F_(A17,   IP4_3_0)
#define GPSR1_16 F_(A16,   IP3_31_28)
#define GPSR1_15 F_(A15,   IP3_27_24)
#define GPSR1_14 F_(A14,   IP3_23_20)
#define GPSR1_13 F_(A13,   IP3_19_16)
#define GPSR1_12 F_(A12,   IP3_15_12)
#define GPSR1_11 F_(A11,   IP3_11_8)
#define GPSR1_10 F_(A10,   IP3_7_4)
#define GPSR1_9  F_(A9,   IP3_3_0)
#define GPSR1_8  F_(A8,   IP2_31_28)
#define GPSR1_7  F_(A7,   IP2_27_24)
#define GPSR1_6  F_(A6,   IP2_23_20)
#define GPSR1_5  F_(A5,   IP2_19_16)
#define GPSR1_4  F_(A4,   IP2_15_12)
#define GPSR1_3  F_(A3,   IP2_11_8)
#define GPSR1_2  F_(A2,   IP2_7_4)
#define GPSR1_1  F_(A1,   IP2_3_0)
#define GPSR1_0  F_(A0,   IP1_31_28)

/* GPSR2 */
#define GPSR2_14 F_(AVB_AVTP_CAPTURE_A, IP0_23_20)
#define GPSR2_13 F_(AVB_AVTP_MATCH_A, IP0_19_16)
#define GPSR2_12 F_(AVB_LINK,  IP0_15_12)
#define GPSR2_11 F_(AVB_PHY_INT,  IP0_11_8)
#define GPSR2_10 F_(AVB_MAGIC,  IP0_7_4)
#define GPSR2_9  F_(AVB_MDC,  IP0_3_0)
#define GPSR2_8  F_(PWM2_A,  IP1_27_24)
#define GPSR2_7  F_(PWM1_A,  IP1_23_20)
#define GPSR2_6  F_(PWM0,  IP1_19_16)
#define GPSR2_5  F_(IRQ5,  IP1_15_12)
#define GPSR2_4  F_(IRQ4,  IP1_11_8)
#define GPSR2_3  F_(IRQ3,  IP1_7_4)
#define GPSR2_2  F_(IRQ2,  IP1_3_0)
#define GPSR2_1  F_(IRQ1,  IP0_31_28)
#define GPSR2_0  F_(IRQ0,  IP0_27_24)

/* GPSR3 */
#define GPSR3_15 F_(SD1_WP,  IP11_23_20)
#define GPSR3_14 F_(SD1_CD,  IP11_19_16)
#define GPSR3_13 F_(SD0_WP,  IP11_15_12)
#define GPSR3_12 F_(SD0_CD,  IP11_11_8)
#define GPSR3_11 F_(SD1_DAT3,  IP8_31_28)
#define GPSR3_10 F_(SD1_DAT2,  IP8_27_24)
#define GPSR3_9  F_(SD1_DAT1,  IP8_23_20)
#define GPSR3_8  F_(SD1_DAT0,  IP8_19_16)
#define GPSR3_7  F_(SD1_CMD,  IP8_15_12)
#define GPSR3_6  F_(SD1_CLK,  IP8_11_8)
#define GPSR3_5  F_(SD0_DAT3,  IP8_7_4)
#define GPSR3_4  F_(SD0_DAT2,  IP8_3_0)
#define GPSR3_3  F_(SD0_DAT1,  IP7_31_28)
#define GPSR3_2  F_(SD0_DAT0,  IP7_27_24)
#define GPSR3_1  F_(SD0_CMD,  IP7_23_20)
#define GPSR3_0  F_(SD0_CLK,  IP7_19_16)

/* GPSR4 */
#define GPSR4_17 F_(SD3_DS,  IP11_7_4)
#define GPSR4_16 F_(SD3_DAT7,  IP11_3_0)
#define GPSR4_15 F_(SD3_DAT6,  IP10_31_28)
#define GPSR4_14 F_(SD3_DAT5,  IP10_27_24)
#define GPSR4_13 F_(SD3_DAT4,  IP10_23_20)
#define GPSR4_12 F_(SD3_DAT3,  IP10_19_16)
#define GPSR4_11 F_(SD3_DAT2,  IP10_15_12)
#define GPSR4_10 F_(SD3_DAT1,  IP10_11_8)
#define GPSR4_9  F_(SD3_DAT0,  IP10_7_4)
#define GPSR4_8  F_(SD3_CMD,  IP10_3_0)
#define GPSR4_7  F_(SD3_CLK,  IP9_31_28)
#define GPSR4_6  F_(SD2_DS,  IP9_27_24)
#define GPSR4_5  F_(SD2_DAT3,  IP9_23_20)
#define GPSR4_4  F_(SD2_DAT2,  IP9_19_16)
#define GPSR4_3  F_(SD2_DAT1,  IP9_15_12)
#define GPSR4_2  F_(SD2_DAT0,  IP9_11_8)
#define GPSR4_1  F_(SD2_CMD,  IP9_7_4)
#define GPSR4_0  F_(SD2_CLK,  IP9_3_0)

/* GPSR5 */
#define GPSR5_25 F_(MLB_DAT,  IP14_19_16)
#define GPSR5_24 F_(MLB_SIG,  IP14_15_12)
#define GPSR5_23 F_(MLB_CLK,  IP14_11_8)
#define GPSR5_22 FM(MSIOF0_RXD)
#define GPSR5_21 F_(MSIOF0_SS2,  IP14_7_4)
#define GPSR5_20 FM(MSIOF0_TXD)
#define GPSR5_19 F_(MSIOF0_SS1,  IP14_3_0)
#define GPSR5_18 F_(MSIOF0_SYNC,  IP13_31_28)
#define GPSR5_17 FM(MSIOF0_SCK)
#define GPSR5_16 F_(HRTS0_N,  IP13_27_24)
#define GPSR5_15 F_(HCTS0_N,  IP13_23_20)
#define GPSR5_14 F_(HTX0,  IP13_19_16)
#define GPSR5_13 F_(HRX0,  IP13_15_12)
#define GPSR5_12 F_(HSCK0,  IP13_11_8)
#define GPSR5_11 F_(RX2_A,  IP13_7_4)
#define GPSR5_10 F_(TX2_A,  IP13_3_0)
#define GPSR5_9  F_(SCK2,  IP12_31_28)
#define GPSR5_8  F_(RTS1_N,  IP12_27_24)
#define GPSR5_7  F_(CTS1_N,  IP12_23_20)
#define GPSR5_6  F_(TX1_A,  IP12_19_16)
#define GPSR5_5  F_(RX1_A,  IP12_15_12)
#define GPSR5_4  F_(RTS0_N,  IP12_11_8)
#define GPSR5_3  F_(CTS0_N,  IP12_7_4)
#define GPSR5_2  F_(TX0,   IP12_3_0)
#define GPSR5_1  F_(RX0,   IP11_31_28)
#define GPSR5_0  F_(SCK0,  IP11_27_24)

/* GPSR6 */
#define GPSR6_31 F_(GP6_31,  IP18_7_4)
#define GPSR6_30 F_(GP6_30,  IP18_3_0)
#define GPSR6_29 F_(USB30_OVC,  IP17_31_28)
#define GPSR6_28 F_(USB30_PWEN,  IP17_27_24)
#define GPSR6_27 F_(USB1_OVC,  IP17_23_20)
#define GPSR6_26 F_(USB1_PWEN,  IP17_19_16)
#define GPSR6_25 F_(USB0_OVC,  IP17_15_12)
#define GPSR6_24 F_(USB0_PWEN,  IP17_11_8)
#define GPSR6_23 F_(AUDIO_CLKB_B, IP17_7_4)
#define GPSR6_22 F_(AUDIO_CLKA_A, IP17_3_0)
#define GPSR6_21 F_(SSI_SDATA9_A, IP16_31_28)
#define GPSR6_20 F_(SSI_SDATA8,  IP16_27_24)
#define GPSR6_19 F_(SSI_SDATA7,  IP16_23_20)
#define GPSR6_18 F_(SSI_WS78,  IP16_19_16)
#define GPSR6_17 F_(SSI_SCK78,  IP16_15_12)
#define GPSR6_16 F_(SSI_SDATA6,  IP16_11_8)
#define GPSR6_15 F_(SSI_WS6,  IP16_7_4)
#define GPSR6_14 F_(SSI_SCK6,  IP16_3_0)
#define GPSR6_13 FM(SSI_SDATA5)
#define GPSR6_12 FM(SSI_WS5)
#define GPSR6_11 FM(SSI_SCK5)
#define GPSR6_10 F_(SSI_SDATA4,  IP15_31_28)
#define GPSR6_9  F_(SSI_WS4,  IP15_27_24)
#define GPSR6_8  F_(SSI_SCK4,  IP15_23_20)
#define GPSR6_7  F_(SSI_SDATA3,  IP15_19_16)
#define GPSR6_6  F_(SSI_WS349,  IP15_15_12)
#define GPSR6_5  F_(SSI_SCK349,  IP15_11_8)
#define GPSR6_4  F_(SSI_SDATA2_A, IP15_7_4)
#define GPSR6_3  F_(SSI_SDATA1_A, IP15_3_0)
#define GPSR6_2  F_(SSI_SDATA0,  IP14_31_28)
#define GPSR6_1  F_(SSI_WS01239,  IP14_27_24)
#define GPSR6_0  F_(SSI_SCK01239, IP14_23_20)

/* GPSR7 */
#define GPSR7_3  FM(GP7_03)
#define GPSR7_2  FM(GP7_02)
#define GPSR7_1  FM(AVS2)
#define GPSR7_0  FM(AVS1)


/* IPSRx */ /* 0 */ /* 1 */ /* 2 */ /* 3 */ /* 4 */ /* 5 */ /* 6 */ /* 7 */ /* 8 */ /* 9 */ /* A */ /* B */ /* C - F */
#define IP0_3_0  FM(AVB_MDC)  F_(0, 0) FM(MSIOF2_SS2_C) F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP0_7_4  FM(AVB_MAGIC)  F_(0, 0) FM(MSIOF2_SS1_C) FM(SCK4_A)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP0_11_8 FM(AVB_PHY_INT)  F_(0, 0) FM(MSIOF2_SYNC_C) FM(RX4_A)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP0_15_12 FM(AVB_LINK)  F_(0, 0) FM(MSIOF2_SCK_C) FM(TX4_A)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP0_19_16 FM(AVB_AVTP_MATCH_A) F_(0, 0) FM(MSIOF2_RXD_C) FM(CTS4_N_A)   F_(0, 0) FM(FSCLKST2_N_A) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP0_23_20 FM(AVB_AVTP_CAPTURE_A) F_(0, 0) FM(MSIOF2_TXD_C) FM(RTS4_N_A)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP0_27_24 FM(IRQ0)  FM(QPOLB) F_(0, 0)  FM(DU_CDE)   FM(VI4_DATA0_B) FM(CAN0_TX_B) FM(CANFD0_TX_B)  FM(MSIOF3_SS2_E) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP0_31_28 FM(IRQ1)  FM(QPOLA) F_(0, 0)  FM(DU_DISP)   FM(VI4_DATA1_B) FM(CAN0_RX_B) FM(CANFD0_RX_B)  FM(MSIOF3_SS1_E) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP1_3_0  FM(IRQ2)  FM(QCPV_QDE) F_(0, 0)  FM(DU_EXODDF_DU_ODDF_DISP_CDE) FM(VI4_DATA2_B) F_(0, 0) F_(0, 0)  FM(MSIOF3_SYNC_E) F_(0, 0)  FM(PWM3_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP1_7_4  FM(IRQ3)  FM(QSTVB_QVE) F_(0, 0)  FM(DU_DOTCLKOUT1)  FM(VI4_DATA3_B) F_(0, 0) F_(0, 0)  FM(MSIOF3_SCK_E) F_(0, 0)  FM(PWM4_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP1_11_8 FM(IRQ4)  FM(QSTH_QHS) F_(0, 0)  FM(DU_EXHSYNC_DU_HSYNC)  FM(VI4_DATA4_B) F_(0, 0) F_(0, 0)  FM(MSIOF3_RXD_E) F_(0, 0)  FM(PWM5_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP1_15_12 FM(IRQ5)  FM(QSTB_QHE) F_(0, 0)  FM(DU_EXVSYNC_DU_VSYNC)  FM(VI4_DATA5_B) FM(FSCLKST2_N_B) F_(0, 0)  FM(MSIOF3_TXD_E) F_(0, 0)  FM(PWM6_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP1_19_16 FM(PWM0)  FM(AVB_AVTP_PPS)F_(0, 0)  F_(0, 0)   FM(VI4_DATA6_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  FM(IECLK_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP1_23_20 FM(PWM1_A)  F_(0, 0) F_(0, 0)  FM(HRX3_D)   FM(VI4_DATA7_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  FM(IERX_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP1_27_24 FM(PWM2_A)  F_(0, 0) F_(0, 0)  FM(HTX3_D)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  FM(IETX_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP1_31_28 FM(A0)   FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0)   FM(VI4_DATA8) F_(0, 0) FM(DU_DB0)  F_(0, 0) F_(0, 0)  FM(PWM3_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP2_3_0  FM(A1)   FM(LCDOUT17) FM(MSIOF3_TXD_B) F_(0, 0)   FM(VI4_DATA9) F_(0, 0) FM(DU_DB1)  F_(0, 0) F_(0, 0)  FM(PWM4_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP2_7_4  FM(A2)   FM(LCDOUT18) FM(MSIOF3_SCK_B) F_(0, 0)   FM(VI4_DATA10) F_(0, 0) FM(DU_DB2)  F_(0, 0) F_(0, 0)  FM(PWM5_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP2_11_8 FM(A3)   FM(LCDOUT19) FM(MSIOF3_RXD_B) F_(0, 0)   FM(VI4_DATA11) F_(0, 0) FM(DU_DB3)  F_(0, 0) F_(0, 0)  FM(PWM6_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP2_15_12 FM(A4)   FM(LCDOUT20) FM(MSIOF3_SS1_B) F_(0, 0)   FM(VI4_DATA12) FM(VI5_DATA12) FM(DU_DB4)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP2_19_16 FM(A5)   FM(LCDOUT21) FM(MSIOF3_SS2_B) FM(SCK4_B)   FM(VI4_DATA13) FM(VI5_DATA13) FM(DU_DB5)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP2_23_20 FM(A6)   FM(LCDOUT22) FM(MSIOF2_SS1_A) FM(RX4_B)   FM(VI4_DATA14) FM(VI5_DATA14) FM(DU_DB6)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP2_27_24 FM(A7)   FM(LCDOUT23) FM(MSIOF2_SS2_A) FM(TX4_B)   FM(VI4_DATA15) FM(VI5_DATA15) FM(DU_DB7)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP2_31_28 FM(A8)   FM(RX3_B) FM(MSIOF2_SYNC_A) FM(HRX4_B)   F_(0, 0) F_(0, 0) F_(0, 0)  FM(SDA6_A) FM(AVB_AVTP_MATCH_B) FM(PWM1_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP3_3_0  FM(A9)   F_(0, 0) FM(MSIOF2_SCK_A) FM(CTS4_N_B)   F_(0, 0) FM(VI5_VSYNC_N) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP3_7_4  FM(A10)   F_(0, 0) FM(MSIOF2_RXD_A) FM(RTS4_N_B)   F_(0, 0) FM(VI5_HSYNC_N) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP3_11_8 FM(A11)   FM(TX3_B) FM(MSIOF2_TXD_A) FM(HTX4_B)   FM(HSCK4) FM(VI5_FIELD) F_(0, 0)  FM(SCL6_A) FM(AVB_AVTP_CAPTURE_B) FM(PWM2_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)

/* IPSRx */ /* 0 */ /* 1 */ /* 2 */ /* 3 */ /* 4 */ /* 5 */ /* 6 */ /* 7 */ /* 8 */ /* 9 */ /* A */ /* B */ /* C - F */
#define IP3_15_12 FM(A12)   FM(LCDOUT12) FM(MSIOF3_SCK_C) F_(0, 0)   FM(HRX4_A) FM(VI5_DATA8) FM(DU_DG4)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP3_19_16 FM(A13)   FM(LCDOUT13) FM(MSIOF3_SYNC_C) F_(0, 0)   FM(HTX4_A) FM(VI5_DATA9) FM(DU_DG5)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP3_23_20 FM(A14)   FM(LCDOUT14) FM(MSIOF3_RXD_C) F_(0, 0)   FM(HCTS4_N) FM(VI5_DATA10) FM(DU_DG6)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP3_27_24 FM(A15)   FM(LCDOUT15) FM(MSIOF3_TXD_C) F_(0, 0)   FM(HRTS4_N) FM(VI5_DATA11) FM(DU_DG7)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP3_31_28 FM(A16)   FM(LCDOUT8) F_(0, 0)  F_(0, 0)   FM(VI4_FIELD) F_(0, 0) FM(DU_DG0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP4_3_0  FM(A17)   FM(LCDOUT9) F_(0, 0)  F_(0, 0)   FM(VI4_VSYNC_N) F_(0, 0) FM(DU_DG1)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP4_7_4  FM(A18)   FM(LCDOUT10) F_(0, 0)  F_(0, 0)   FM(VI4_HSYNC_N) F_(0, 0) FM(DU_DG2)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP4_11_8 FM(A19)   FM(LCDOUT11) F_(0, 0)  F_(0, 0)   FM(VI4_CLKENB) F_(0, 0) FM(DU_DG3)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP4_15_12 FM(CS0_N)  F_(0, 0) F_(0, 0)  F_(0, 0)   F_(0, 0) FM(VI5_CLKENB) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP4_19_16 FM(CS1_N)  F_(0, 0) F_(0, 0)  F_(0, 0)   F_(0, 0) FM(VI5_CLK) F_(0, 0)  FM(EX_WAIT0_B) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP4_23_20 FM(BS_N)  FM(QSTVA_QVS) FM(MSIOF3_SCK_D) FM(SCK3)   FM(HSCK3) F_(0, 0) F_(0, 0)  F_(0, 0) FM(CAN1_TX)  FM(CANFD1_TX) FM(IETX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP4_27_24 FM(RD_N)  F_(0, 0) FM(MSIOF3_SYNC_D) FM(RX3_A)   FM(HRX3_A) F_(0, 0) F_(0, 0)  F_(0, 0) FM(CAN0_TX_A)  FM(CANFD0_TX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP4_31_28 FM(RD_WR_N)  F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A)   FM(HTX3_A) F_(0, 0) F_(0, 0)  F_(0, 0) FM(CAN0_RX_A)  FM(CANFD0_RX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP5_3_0  FM(WE0_N)  F_(0, 0) FM(MSIOF3_TXD_D) FM(CTS3_N)   FM(HCTS3_N) F_(0, 0) F_(0, 0)  FM(SCL6_B) FM(CAN_CLK)  F_(0, 0) FM(IECLK_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP5_7_4  FM(WE1_N)  F_(0, 0) FM(MSIOF3_SS1_D) FM(RTS3_N)   FM(HRTS3_N) F_(0, 0) F_(0, 0)  FM(SDA6_B) FM(CAN1_RX)  FM(CANFD1_RX) FM(IERX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP5_11_8 FM(EX_WAIT0_A)  FM(QCLK) F_(0, 0)  F_(0, 0)   FM(VI4_CLK) F_(0, 0) FM(DU_DOTCLKOUT0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP5_15_12 FM(D0)   FM(MSIOF2_SS1_B)FM(MSIOF3_SCK_A) F_(0, 0)   FM(VI4_DATA16) FM(VI5_DATA0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP5_19_16 FM(D1)   FM(MSIOF2_SS2_B)FM(MSIOF3_SYNC_A) F_(0, 0)   FM(VI4_DATA17) FM(VI5_DATA1) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP5_23_20 FM(D2)   F_(0, 0) FM(MSIOF3_RXD_A) F_(0, 0)   FM(VI4_DATA18) FM(VI5_DATA2) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP5_27_24 FM(D3)   F_(0, 0) FM(MSIOF3_TXD_A) F_(0, 0)   FM(VI4_DATA19) FM(VI5_DATA3) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP5_31_28 FM(D4)   FM(MSIOF2_SCK_B)F_(0, 0)  F_(0, 0)   FM(VI4_DATA20) FM(VI5_DATA4) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP6_3_0  FM(D5)   FM(MSIOF2_SYNC_B)F_(0, 0)  F_(0, 0)   FM(VI4_DATA21) FM(VI5_DATA5) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP6_7_4  FM(D6)   FM(MSIOF2_RXD_B)F_(0, 0)  F_(0, 0)   FM(VI4_DATA22) FM(VI5_DATA6) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP6_11_8 FM(D7)   FM(MSIOF2_TXD_B)F_(0, 0)  F_(0, 0)   FM(VI4_DATA23) FM(VI5_DATA7) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP6_15_12 FM(D8)   FM(LCDOUT0) FM(MSIOF2_SCK_D) FM(SCK4_C)   FM(VI4_DATA0_A) F_(0, 0) FM(DU_DR0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP6_19_16 FM(D9)   FM(LCDOUT1) FM(MSIOF2_SYNC_D) F_(0, 0)   FM(VI4_DATA1_A) F_(0, 0) FM(DU_DR1)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP6_23_20 FM(D10)   FM(LCDOUT2) FM(MSIOF2_RXD_D) FM(HRX3_B)   FM(VI4_DATA2_A) FM(CTS4_N_C) FM(DU_DR2)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP6_27_24 FM(D11)   FM(LCDOUT3) FM(MSIOF2_TXD_D) FM(HTX3_B)   FM(VI4_DATA3_A) FM(RTS4_N_C) FM(DU_DR3)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP6_31_28 FM(D12)   FM(LCDOUT4) FM(MSIOF2_SS1_D) FM(RX4_C)   FM(VI4_DATA4_A) F_(0, 0) FM(DU_DR4)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)

/* IPSRx */ /* 0 */ /* 1 */ /* 2 */ /* 3 */ /* 4 */ /* 5 */ /* 6 */ /* 7 */ /* 8 */ /* 9 */ /* A */ /* B */ /* C - F */
#define IP7_3_0  FM(D13)   FM(LCDOUT5) FM(MSIOF2_SS2_D) FM(TX4_C)   FM(VI4_DATA5_A) F_(0, 0) FM(DU_DR5)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP7_7_4  FM(D14)   FM(LCDOUT6) FM(MSIOF3_SS1_A) FM(HRX3_C)   FM(VI4_DATA6_A) F_(0, 0) FM(DU_DR6)  FM(SCL6_C) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP7_11_8 FM(D15)   FM(LCDOUT7) FM(MSIOF3_SS2_A) FM(HTX3_C)   FM(VI4_DATA7_A) F_(0, 0) FM(DU_DR7)  FM(SDA6_C) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP7_19_16 FM(SD0_CLK)  F_(0, 0) FM(MSIOF1_SCK_E) F_(0, 0)   F_(0, 0) F_(0, 0) FM(STP_OPWM_0_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP7_23_20 FM(SD0_CMD)  F_(0, 0) FM(MSIOF1_SYNC_E) F_(0, 0)   F_(0, 0) F_(0, 0) FM(STP_IVCXO27_0_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP7_27_24 FM(SD0_DAT0)  F_(0, 0) FM(MSIOF1_RXD_E) F_(0, 0)   F_(0, 0) FM(TS_SCK0_B) FM(STP_ISCLK_0_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP7_31_28 FM(SD0_DAT1)  F_(0, 0) FM(MSIOF1_TXD_E) F_(0, 0)   F_(0, 0) FM(TS_SPSYNC0_B)FM(STP_ISSYNC_0_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP8_3_0  FM(SD0_DAT2)  F_(0, 0) FM(MSIOF1_SS1_E) F_(0, 0)   F_(0, 0) FM(TS_SDAT0_B) FM(STP_ISD_0_B)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP8_7_4  FM(SD0_DAT3)  F_(0, 0) FM(MSIOF1_SS2_E) F_(0, 0)   F_(0, 0) FM(TS_SDEN0_B) FM(STP_ISEN_0_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP8_11_8 FM(SD1_CLK)  F_(0, 0) FM(MSIOF1_SCK_G) F_(0, 0)   F_(0, 0) FM(SIM0_CLK_A) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP8_15_12 FM(SD1_CMD)  F_(0, 0) FM(MSIOF1_SYNC_G) FM(NFCE_N_B)   F_(0, 0) FM(SIM0_D_A) FM(STP_IVCXO27_1_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP8_19_16 FM(SD1_DAT0)  FM(SD2_DAT4) FM(MSIOF1_RXD_G) FM(NFWP_N_B)   F_(0, 0) FM(TS_SCK1_B) FM(STP_ISCLK_1_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP8_23_20 FM(SD1_DAT1)  FM(SD2_DAT5) FM(MSIOF1_TXD_G) FM(NFDATA14_B)   F_(0, 0) FM(TS_SPSYNC1_B)FM(STP_ISSYNC_1_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP8_27_24 FM(SD1_DAT2)  FM(SD2_DAT6) FM(MSIOF1_SS1_G) FM(NFDATA15_B)   F_(0, 0) FM(TS_SDAT1_B) FM(STP_ISD_1_B)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP8_31_28 FM(SD1_DAT3)  FM(SD2_DAT7) FM(MSIOF1_SS2_G) FM(NFRB_N_B)   F_(0, 0) FM(TS_SDEN1_B) FM(STP_ISEN_1_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP9_3_0  FM(SD2_CLK)  F_(0, 0) FM(NFDATA8)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP9_7_4  FM(SD2_CMD)  F_(0, 0) FM(NFDATA9)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP9_11_8 FM(SD2_DAT0)  F_(0, 0) FM(NFDATA10)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP9_15_12 FM(SD2_DAT1)  F_(0, 0) FM(NFDATA11)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP9_19_16 FM(SD2_DAT2)  F_(0, 0) FM(NFDATA12)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP9_23_20 FM(SD2_DAT3)  F_(0, 0) FM(NFDATA13)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP9_27_24 FM(SD2_DS)  F_(0, 0) FM(NFALE)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) FM(SATA_DEVSLP_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP9_31_28 FM(SD3_CLK)  F_(0, 0) FM(NFWE_N)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP10_3_0 FM(SD3_CMD)  F_(0, 0) FM(NFRE_N)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP10_7_4 FM(SD3_DAT0)  F_(0, 0) FM(NFDATA0)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP10_11_8 FM(SD3_DAT1)  F_(0, 0) FM(NFDATA1)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP10_15_12 FM(SD3_DAT2)  F_(0, 0) FM(NFDATA2)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP10_19_16 FM(SD3_DAT3)  F_(0, 0) FM(NFDATA3)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP10_23_20 FM(SD3_DAT4)  FM(SD2_CD_A) FM(NFDATA4)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP10_27_24 FM(SD3_DAT5)  FM(SD2_WP_A) FM(NFDATA5)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP10_31_28 FM(SD3_DAT6)  FM(SD3_CD) FM(NFDATA6)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP11_3_0 FM(SD3_DAT7)  FM(SD3_WP) FM(NFDATA7)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP11_7_4 FM(SD3_DS)  F_(0, 0) FM(NFCLE)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP11_11_8 FM(SD0_CD)  F_(0, 0) FM(NFDATA14_A)  F_(0, 0)   FM(SCL2_B) FM(SIM0_RST_A) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)

/* IPSRx */ /* 0 */ /* 1 */ /* 2 */ /* 3 */ /* 4 */ /* 5 */ /* 6 */ /* 7 */ /* 8 */ /* 9 */ /* A */ /* B */ /* C - F */
#define IP11_15_12 FM(SD0_WP)  F_(0, 0) FM(NFDATA15_A)  F_(0, 0)   FM(SDA2_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP11_19_16 FM(SD1_CD)  F_(0, 0) FM(NFRB_N_A)  F_(0, 0)   F_(0, 0) FM(SIM0_CLK_B) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP11_23_20 FM(SD1_WP)  F_(0, 0) FM(NFCE_N_A)  F_(0, 0)   F_(0, 0) FM(SIM0_D_B) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP11_27_24 FM(SCK0)  FM(HSCK1_B) FM(MSIOF1_SS2_B) FM(AUDIO_CLKC_B)  FM(SDA2_A) FM(SIM0_RST_B) FM(STP_OPWM_0_C) FM(RIF0_CLK_B) F_(0, 0)  FM(ADICHS2) FM(SCK5_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP11_31_28 FM(RX0)   FM(HRX1_B) F_(0, 0)  F_(0, 0)   F_(0, 0) FM(TS_SCK0_C) FM(STP_ISCLK_0_C) FM(RIF0_D0_B) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP12_3_0 FM(TX0)   FM(HTX1_B) F_(0, 0)  F_(0, 0)   F_(0, 0) FM(TS_SPSYNC0_C)FM(STP_ISSYNC_0_C) FM(RIF0_D1_B) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP12_7_4 FM(CTS0_N)  FM(HCTS1_N_B) FM(MSIOF1_SYNC_B) F_(0, 0)   F_(0, 0) FM(TS_SPSYNC1_C)FM(STP_ISSYNC_1_C) FM(RIF1_SYNC_B) FM(AUDIO_CLKOUT_C) FM(ADICS_SAMP) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP12_11_8 FM(RTS0_N)  FM(HRTS1_N_B) FM(MSIOF1_SS1_B) FM(AUDIO_CLKA_B)  FM(SCL2_A) F_(0, 0) FM(STP_IVCXO27_1_C) FM(RIF0_SYNC_B) F_(0, 0)  FM(ADICHS1) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP12_15_12 FM(RX1_A)  FM(HRX1_A) F_(0, 0)  F_(0, 0)   F_(0, 0) FM(TS_SDAT0_C) FM(STP_ISD_0_C)  FM(RIF1_CLK_C) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP12_19_16 FM(TX1_A)  FM(HTX1_A) F_(0, 0)  F_(0, 0)   F_(0, 0) FM(TS_SDEN0_C) FM(STP_ISEN_0_C) FM(RIF1_D0_C) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP12_23_20 FM(CTS1_N)  FM(HCTS1_N_A) FM(MSIOF1_RXD_B) F_(0, 0)   F_(0, 0) FM(TS_SDEN1_C) FM(STP_ISEN_1_C) FM(RIF1_D0_B) F_(0, 0)  FM(ADIDATA) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP12_27_24 FM(RTS1_N)  FM(HRTS1_N_A) FM(MSIOF1_TXD_B) F_(0, 0)   F_(0, 0) FM(TS_SDAT1_C) FM(STP_ISD_1_C)  FM(RIF1_D1_B) F_(0, 0)  FM(ADICHS0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP12_31_28 FM(SCK2)  FM(SCIF_CLK_B) FM(MSIOF1_SCK_B) F_(0, 0)   F_(0, 0) FM(TS_SCK1_C) FM(STP_ISCLK_1_C) FM(RIF1_CLK_B) F_(0, 0)  FM(ADICLK) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP13_3_0 FM(TX2_A)  F_(0, 0) F_(0, 0)  FM(SD2_CD_B)   FM(SCL1_A) F_(0, 0) FM(FMCLK_A)  FM(RIF1_D1_C) F_(0, 0)  FM(FSO_CFE_0_N) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP13_7_4 FM(RX2_A)  F_(0, 0) F_(0, 0)  FM(SD2_WP_B)   FM(SDA1_A) F_(0, 0) FM(FMIN_A)  FM(RIF1_SYNC_C) F_(0, 0)  FM(FSO_CFE_1_N) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP13_11_8 FM(HSCK0)  F_(0, 0) FM(MSIOF1_SCK_D) FM(AUDIO_CLKB_A)  FM(SSI_SDATA1_B)FM(TS_SCK0_D) FM(STP_ISCLK_0_D) FM(RIF0_CLK_C) F_(0, 0)  F_(0, 0) FM(RX5_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP13_15_12 FM(HRX0)  F_(0, 0) FM(MSIOF1_RXD_D) F_(0, 0)   FM(SSI_SDATA2_B)FM(TS_SDEN0_D) FM(STP_ISEN_0_D) FM(RIF0_D0_C) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP13_19_16 FM(HTX0)  F_(0, 0) FM(MSIOF1_TXD_D) F_(0, 0)   FM(SSI_SDATA9_B)FM(TS_SDAT0_D) FM(STP_ISD_0_D)  FM(RIF0_D1_C) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP13_23_20 FM(HCTS0_N)  FM(RX2_B) FM(MSIOF1_SYNC_D) F_(0, 0)   FM(SSI_SCK9_A) FM(TS_SPSYNC0_D)FM(STP_ISSYNC_0_D) FM(RIF0_SYNC_C) FM(AUDIO_CLKOUT1_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP13_27_24 FM(HRTS0_N)  FM(TX2_B) FM(MSIOF1_SS1_D) F_(0, 0)   FM(SSI_WS9_A) F_(0, 0) FM(STP_IVCXO27_0_D) FM(BPFCLK_A) FM(AUDIO_CLKOUT2_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP13_31_28 FM(MSIOF0_SYNC)  F_(0, 0) F_(0, 0)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) FM(AUDIO_CLKOUT_A) F_(0, 0) FM(TX5_B) F_(0, 0) F_(0, 0) FM(BPFCLK_D) F_(0, 0) F_(0, 0)
#define IP14_3_0 FM(MSIOF0_SS1)  FM(RX5_A) FM(NFWP_N_A)  FM(AUDIO_CLKA_C)  FM(SSI_SCK2_A) F_(0, 0) FM(STP_IVCXO27_0_C) F_(0, 0) FM(AUDIO_CLKOUT3_A) F_(0, 0) FM(TCLK1_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP14_7_4 FM(MSIOF0_SS2)  FM(TX5_A) FM(MSIOF1_SS2_D) FM(AUDIO_CLKC_A)  FM(SSI_WS2_A) F_(0, 0) FM(STP_OPWM_0_D) F_(0, 0) FM(AUDIO_CLKOUT_D) F_(0, 0) FM(SPEEDIN_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP14_11_8 FM(MLB_CLK)  F_(0, 0) FM(MSIOF1_SCK_F) F_(0, 0)   FM(SCL1_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP14_15_12 FM(MLB_SIG)  FM(RX1_B) FM(MSIOF1_SYNC_F) F_(0, 0)   FM(SDA1_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP14_19_16 FM(MLB_DAT)  FM(TX1_B) FM(MSIOF1_RXD_F) F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP14_23_20 FM(SSI_SCK01239) F_(0, 0) FM(MSIOF1_TXD_F) F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP14_27_24 FM(SSI_WS01239)  F_(0, 0) FM(MSIOF1_SS1_F) F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)

/* IPSRx */ /* 0 */ /* 1 */ /* 2 */ /* 3 */ /* 4 */ /* 5 */ /* 6 */ /* 7 */ /* 8 */ /* 9 */ /* A */ /* B */ /* C - F */
#define IP14_31_28 FM(SSI_SDATA0)  F_(0, 0) FM(MSIOF1_SS2_F) F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP15_3_0 FM(SSI_SDATA1_A) F_(0, 0) F_(0, 0)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP15_7_4 FM(SSI_SDATA2_A) F_(0, 0) F_(0, 0)  F_(0, 0)   FM(SSI_SCK1_B) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP15_11_8 FM(SSI_SCK349)  F_(0, 0) FM(MSIOF1_SS1_A) F_(0, 0)   F_(0, 0) F_(0, 0) FM(STP_OPWM_0_A) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP15_15_12 FM(SSI_WS349)  FM(HCTS2_N_A) FM(MSIOF1_SS2_A) F_(0, 0)   F_(0, 0) F_(0, 0) FM(STP_IVCXO27_0_A) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP15_19_16 FM(SSI_SDATA3)  FM(HRTS2_N_A) FM(MSIOF1_TXD_A) F_(0, 0)   F_(0, 0) FM(TS_SCK0_A) FM(STP_ISCLK_0_A) FM(RIF0_D1_A) FM(RIF2_D0_A)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP15_23_20 FM(SSI_SCK4)  FM(HRX2_A) FM(MSIOF1_SCK_A) F_(0, 0)   F_(0, 0) FM(TS_SDAT0_A) FM(STP_ISD_0_A)  FM(RIF0_CLK_A) FM(RIF2_CLK_A)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP15_27_24 FM(SSI_WS4)  FM(HTX2_A) FM(MSIOF1_SYNC_A) F_(0, 0)   F_(0, 0) FM(TS_SDEN0_A) FM(STP_ISEN_0_A) FM(RIF0_SYNC_A) FM(RIF2_SYNC_A)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP15_31_28 FM(SSI_SDATA4)  FM(HSCK2_A) FM(MSIOF1_RXD_A) F_(0, 0)   F_(0, 0) FM(TS_SPSYNC0_A)FM(STP_ISSYNC_0_A) FM(RIF0_D0_A) FM(RIF2_D1_A)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP16_3_0 FM(SSI_SCK6)  F_(0, 0) F_(0, 0)  FM(SIM0_RST_D)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP16_7_4 FM(SSI_WS6)  F_(0, 0) F_(0, 0)  FM(SIM0_D_D)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP16_11_8 FM(SSI_SDATA6)  F_(0, 0) F_(0, 0)  FM(SIM0_CLK_D)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) FM(SATA_DEVSLP_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP16_15_12 FM(SSI_SCK78)  FM(HRX2_B) FM(MSIOF1_SCK_C) F_(0, 0)   F_(0, 0) FM(TS_SCK1_A) FM(STP_ISCLK_1_A) FM(RIF1_CLK_A) FM(RIF3_CLK_A)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP16_19_16 FM(SSI_WS78)  FM(HTX2_B) FM(MSIOF1_SYNC_C) F_(0, 0)   F_(0, 0) FM(TS_SDAT1_A) FM(STP_ISD_1_A)  FM(RIF1_SYNC_A) FM(RIF3_SYNC_A)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP16_23_20 FM(SSI_SDATA7)  FM(HCTS2_N_B) FM(MSIOF1_RXD_C) F_(0, 0)   F_(0, 0) FM(TS_SDEN1_A) FM(STP_ISEN_1_A) FM(RIF1_D0_A) FM(RIF3_D0_A)  F_(0, 0) FM(TCLK2_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP16_27_24 FM(SSI_SDATA8)  FM(HRTS2_N_B) FM(MSIOF1_TXD_C) F_(0, 0)   F_(0, 0) FM(TS_SPSYNC1_A)FM(STP_ISSYNC_1_A) FM(RIF1_D1_A) FM(RIF3_D1_A)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP16_31_28 FM(SSI_SDATA9_A) FM(HSCK2_B) FM(MSIOF1_SS1_C) FM(HSCK1_A)   FM(SSI_WS1_B) FM(SCK1) FM(STP_IVCXO27_1_A) FM(SCK5_A) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP17_3_0 FM(AUDIO_CLKA_A) F_(0, 0) F_(0, 0)  F_(0, 0)   F_(0, 0) F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP17_7_4 FM(AUDIO_CLKB_B) FM(SCIF_CLK_A) F_(0, 0)  F_(0, 0)   F_(0, 0) F_(0, 0) FM(STP_IVCXO27_1_D) FM(REMOCON_A) F_(0, 0)  F_(0, 0) FM(TCLK1_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP17_11_8 FM(USB0_PWEN)  F_(0, 0) F_(0, 0)  FM(SIM0_RST_C)   F_(0, 0) FM(TS_SCK1_D) FM(STP_ISCLK_1_D) FM(BPFCLK_B) FM(RIF3_CLK_B)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) FM(HSCK2_C) F_(0, 0) F_(0, 0)
#define IP17_15_12 FM(USB0_OVC)  F_(0, 0) F_(0, 0)  FM(SIM0_D_C)   F_(0, 0) FM(TS_SDAT1_D) FM(STP_ISD_1_D)  F_(0, 0) FM(RIF3_SYNC_B)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) FM(HRX2_C) F_(0, 0) F_(0, 0)
#define IP17_19_16 FM(USB1_PWEN)  F_(0, 0) F_(0, 0)  FM(SIM0_CLK_C)   FM(SSI_SCK1_A) FM(TS_SCK0_E) FM(STP_ISCLK_0_E) FM(FMCLK_B) FM(RIF2_CLK_B)  F_(0, 0) FM(SPEEDIN_A) F_(0, 0) F_(0, 0) FM(HTX2_C) F_(0, 0) F_(0, 0)
#define IP17_23_20 FM(USB1_OVC)  F_(0, 0) FM(MSIOF1_SS2_C) F_(0, 0)   FM(SSI_WS1_A) FM(TS_SDAT0_E) FM(STP_ISD_0_E)  FM(FMIN_B) FM(RIF2_SYNC_B)  F_(0, 0) FM(REMOCON_B) F_(0, 0) F_(0, 0) FM(HCTS2_N_C) F_(0, 0) F_(0, 0)
#define IP17_27_24 FM(USB30_PWEN)  F_(0, 0) F_(0, 0)  FM(AUDIO_CLKOUT_B)  FM(SSI_SCK2_B) FM(TS_SDEN1_D) FM(STP_ISEN_1_D) FM(STP_OPWM_0_E)FM(RIF3_D0_B)  F_(0, 0) FM(TCLK2_B) FM(TPU0TO0) FM(BPFCLK_C) FM(HRTS2_N_C) F_(0, 0) F_(0, 0)
#define IP17_31_28 FM(USB30_OVC)  F_(0, 0) F_(0, 0)  FM(AUDIO_CLKOUT1_B)  FM(SSI_WS2_B) FM(TS_SPSYNC1_D)FM(STP_ISSYNC_1_D) FM(STP_IVCXO27_0_E)FM(RIF3_D1_B) F_(0, 0) FM(FSO_TOE_N) FM(TPU0TO1) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
#define IP18_3_0 FM(GP6_30)  F_(0, 0) F_(0, 0)  FM(AUDIO_CLKOUT2_B)  FM(SSI_SCK9_B) FM(TS_SDEN0_E) FM(STP_ISEN_0_E) F_(0, 0) FM(RIF2_D0_B)  F_(0, 0) F_(0, 0) FM(TPU0TO2) FM(FMCLK_C) FM(FMCLK_D) F_(0, 0) F_(0, 0)
#define IP18_7_4 FM(GP6_31)  F_(0, 0) F_(0, 0)  FM(AUDIO_CLKOUT3_B)  FM(SSI_WS9_B) FM(TS_SPSYNC0_E)FM(STP_ISSYNC_0_E) F_(0, 0) FM(RIF2_D1_B)  F_(0, 0) F_(0, 0) FM(TPU0TO3) FM(FMIN_C) FM(FMIN_D) F_(0, 0) F_(0, 0)

#define PINMUX_GPSR \
\
            GPSR6_31 \
            GPSR6_30 \
            GPSR6_29 \
  GPSR1_28         GPSR6_28 \
  GPSR1_27         GPSR6_27 \
  GPSR1_26         GPSR6_26 \
  GPSR1_25       GPSR5_25 GPSR6_25 \
  GPSR1_24       GPSR5_24 GPSR6_24 \
  GPSR1_23       GPSR5_23 GPSR6_23 \
  GPSR1_22       GPSR5_22 GPSR6_22 \
  GPSR1_21       GPSR5_21 GPSR6_21 \
  GPSR1_20       GPSR5_20 GPSR6_20 \
  GPSR1_19       GPSR5_19 GPSR6_19 \
  GPSR1_18       GPSR5_18 GPSR6_18 \
  GPSR1_17     GPSR4_17 GPSR5_17 GPSR6_17 \
  GPSR1_16     GPSR4_16 GPSR5_16 GPSR6_16 \
GPSR0_15 GPSR1_15   GPSR3_15 GPSR4_15 GPSR5_15 GPSR6_15 \
GPSR0_14 GPSR1_14 GPSR2_14 GPSR3_14 GPSR4_14 GPSR5_14 GPSR6_14 \
GPSR0_13 GPSR1_13 GPSR2_13 GPSR3_13 GPSR4_13 GPSR5_13 GPSR6_13 \
GPSR0_12 GPSR1_12 GPSR2_12 GPSR3_12 GPSR4_12 GPSR5_12 GPSR6_12 \
GPSR0_11 GPSR1_11 GPSR2_11 GPSR3_11 GPSR4_11 GPSR5_11 GPSR6_11 \
GPSR0_10 GPSR1_10 GPSR2_10 GPSR3_10 GPSR4_10 GPSR5_10 GPSR6_10 \
GPSR0_9  GPSR1_9  GPSR2_9  GPSR3_9  GPSR4_9  GPSR5_9  GPSR6_9 \
GPSR0_8  GPSR1_8  GPSR2_8  GPSR3_8  GPSR4_8  GPSR5_8  GPSR6_8 \
GPSR0_7  GPSR1_7  GPSR2_7  GPSR3_7  GPSR4_7  GPSR5_7  GPSR6_7 \
GPSR0_6  GPSR1_6  GPSR2_6  GPSR3_6  GPSR4_6  GPSR5_6  GPSR6_6 \
GPSR0_5  GPSR1_5  GPSR2_5  GPSR3_5  GPSR4_5  GPSR5_5  GPSR6_5 \
GPSR0_4  GPSR1_4  GPSR2_4  GPSR3_4  GPSR4_4  GPSR5_4  GPSR6_4 \
GPSR0_3  GPSR1_3  GPSR2_3  GPSR3_3  GPSR4_3  GPSR5_3  GPSR6_3  GPSR7_3 \
GPSR0_2  GPSR1_2  GPSR2_2  GPSR3_2  GPSR4_2  GPSR5_2  GPSR6_2  GPSR7_2 \
GPSR0_1  GPSR1_1  GPSR2_1  GPSR3_1  GPSR4_1  GPSR5_1  GPSR6_1  GPSR7_1 \
GPSR0_0  GPSR1_0  GPSR2_0  GPSR3_0  GPSR4_0  GPSR5_0  GPSR6_0  GPSR7_0

#define PINMUX_IPSR    \
\
FM(IP0_3_0) IP0_3_0  FM(IP1_3_0) IP1_3_0  FM(IP2_3_0) IP2_3_0  FM(IP3_3_0) IP3_3_0 \
FM(IP0_7_4) IP0_7_4  FM(IP1_7_4) IP1_7_4  FM(IP2_7_4) IP2_7_4  FM(IP3_7_4) IP3_7_4 \
FM(IP0_11_8) IP0_11_8 FM(IP1_11_8) IP1_11_8 FM(IP2_11_8) IP2_11_8 FM(IP3_11_8) IP3_11_8 \
FM(IP0_15_12) IP0_15_12 FM(IP1_15_12) IP1_15_12 FM(IP2_15_12) IP2_15_12 FM(IP3_15_12) IP3_15_12 \
FM(IP0_19_16) IP0_19_16 FM(IP1_19_16) IP1_19_16 FM(IP2_19_16) IP2_19_16 FM(IP3_19_16) IP3_19_16 \
FM(IP0_23_20) IP0_23_20 FM(IP1_23_20) IP1_23_20 FM(IP2_23_20) IP2_23_20 FM(IP3_23_20) IP3_23_20 \
FM(IP0_27_24) IP0_27_24 FM(IP1_27_24) IP1_27_24 FM(IP2_27_24) IP2_27_24 FM(IP3_27_24) IP3_27_24 \
FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
\
FM(IP4_3_0) IP4_3_0  FM(IP5_3_0) IP5_3_0  FM(IP6_3_0) IP6_3_0  FM(IP7_3_0) IP7_3_0 \
FM(IP4_7_4) IP4_7_4  FM(IP5_7_4) IP5_7_4  FM(IP6_7_4) IP6_7_4  FM(IP7_7_4) IP7_7_4 \
FM(IP4_11_8) IP4_11_8 FM(IP5_11_8) IP5_11_8 FM(IP6_11_8) IP6_11_8 FM(IP7_11_8) IP7_11_8 \
FM(IP4_15_12) IP4_15_12 FM(IP5_15_12) IP5_15_12 FM(IP6_15_12) IP6_15_12 \
FM(IP4_19_16) IP4_19_16 FM(IP5_19_16) IP5_19_16 FM(IP6_19_16) IP6_19_16 FM(IP7_19_16) IP7_19_16 \
FM(IP4_23_20) IP4_23_20 FM(IP5_23_20) IP5_23_20 FM(IP6_23_20) IP6_23_20 FM(IP7_23_20) IP7_23_20 \
FM(IP4_27_24) IP4_27_24 FM(IP5_27_24) IP5_27_24 FM(IP6_27_24) IP6_27_24 FM(IP7_27_24) IP7_27_24 \
FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
\
FM(IP8_3_0) IP8_3_0  FM(IP9_3_0) IP9_3_0  FM(IP10_3_0) IP10_3_0 FM(IP11_3_0) IP11_3_0 \
FM(IP8_7_4) IP8_7_4  FM(IP9_7_4) IP9_7_4  FM(IP10_7_4) IP10_7_4 FM(IP11_7_4) IP11_7_4 \
FM(IP8_11_8) IP8_11_8 FM(IP9_11_8) IP9_11_8 FM(IP10_11_8) IP10_11_8 FM(IP11_11_8) IP11_11_8 \
FM(IP8_15_12) IP8_15_12 FM(IP9_15_12) IP9_15_12 FM(IP10_15_12) IP10_15_12 FM(IP11_15_12) IP11_15_12 \
FM(IP8_19_16) IP8_19_16 FM(IP9_19_16) IP9_19_16 FM(IP10_19_16) IP10_19_16 FM(IP11_19_16) IP11_19_16 \
FM(IP8_23_20) IP8_23_20 FM(IP9_23_20) IP9_23_20 FM(IP10_23_20) IP10_23_20 FM(IP11_23_20) IP11_23_20 \
FM(IP8_27_24) IP8_27_24 FM(IP9_27_24) IP9_27_24 FM(IP10_27_24) IP10_27_24 FM(IP11_27_24) IP11_27_24 \
FM(IP8_31_28) IP8_31_28 FM(IP9_31_28) IP9_31_28 FM(IP10_31_28) IP10_31_28 FM(IP11_31_28) IP11_31_28 \
\
FM(IP12_3_0) IP12_3_0 FM(IP13_3_0) IP13_3_0 FM(IP14_3_0) IP14_3_0 FM(IP15_3_0) IP15_3_0 \
FM(IP12_7_4) IP12_7_4 FM(IP13_7_4) IP13_7_4 FM(IP14_7_4) IP14_7_4 FM(IP15_7_4) IP15_7_4 \
FM(IP12_11_8) IP12_11_8 FM(IP13_11_8) IP13_11_8 FM(IP14_11_8) IP14_11_8 FM(IP15_11_8) IP15_11_8 \
FM(IP12_15_12) IP12_15_12 FM(IP13_15_12) IP13_15_12 FM(IP14_15_12) IP14_15_12 FM(IP15_15_12) IP15_15_12 \
FM(IP12_19_16) IP12_19_16 FM(IP13_19_16) IP13_19_16 FM(IP14_19_16) IP14_19_16 FM(IP15_19_16) IP15_19_16 \
FM(IP12_23_20) IP12_23_20 FM(IP13_23_20) IP13_23_20 FM(IP14_23_20) IP14_23_20 FM(IP15_23_20) IP15_23_20 \
FM(IP12_27_24) IP12_27_24 FM(IP13_27_24) IP13_27_24 FM(IP14_27_24) IP14_27_24 FM(IP15_27_24) IP15_27_24 \
FM(IP12_31_28) IP12_31_28 FM(IP13_31_28) IP13_31_28 FM(IP14_31_28) IP14_31_28 FM(IP15_31_28) IP15_31_28 \
\
FM(IP16_3_0) IP16_3_0 FM(IP17_3_0) IP17_3_0 FM(IP18_3_0) IP18_3_0 \
FM(IP16_7_4) IP16_7_4 FM(IP17_7_4) IP17_7_4 FM(IP18_7_4) IP18_7_4 \
FM(IP16_11_8) IP16_11_8 FM(IP17_11_8) IP17_11_8 \
FM(IP16_15_12) IP16_15_12 FM(IP17_15_12) IP17_15_12 \
FM(IP16_19_16) IP16_19_16 FM(IP17_19_16) IP17_19_16 \
FM(IP16_23_20) IP16_23_20 FM(IP17_23_20) IP17_23_20 \
FM(IP16_27_24) IP16_27_24 FM(IP17_27_24) IP17_27_24 \
FM(IP16_31_28) IP16_31_28 FM(IP17_31_28) IP17_31_28

/* MOD_SEL0 */ /* 0 */ /* 1 */ /* 2 */ /* 3 */ /* 4 */ /* 5 */ /* 6 */ /* 7 */
#define MOD_SEL0_31_30_29 FM(SEL_MSIOF3_0) FM(SEL_MSIOF3_1) FM(SEL_MSIOF3_2) FM(SEL_MSIOF3_3) FM(SEL_MSIOF3_4) F_(0, 0)  F_(0, 0)  F_(0, 0)
#define MOD_SEL0_28_27  FM(SEL_MSIOF2_0) FM(SEL_MSIOF2_1) FM(SEL_MSIOF2_2) FM(SEL_MSIOF2_3)
#define MOD_SEL0_26_25_24 FM(SEL_MSIOF1_0) FM(SEL_MSIOF1_1) FM(SEL_MSIOF1_2) FM(SEL_MSIOF1_3) FM(SEL_MSIOF1_4) FM(SEL_MSIOF1_5) FM(SEL_MSIOF1_6) F_(0, 0)
#define MOD_SEL0_23  FM(SEL_LBSC_0)  FM(SEL_LBSC_1)
#define MOD_SEL0_22  FM(SEL_IEBUS_0)  FM(SEL_IEBUS_1)
#define MOD_SEL0_21  FM(SEL_I2C2_0)  FM(SEL_I2C2_1)
#define MOD_SEL0_20  FM(SEL_I2C1_0)  FM(SEL_I2C1_1)
#define MOD_SEL0_19  FM(SEL_HSCIF4_0) FM(SEL_HSCIF4_1)
#define MOD_SEL0_18_17  FM(SEL_HSCIF3_0) FM(SEL_HSCIF3_1) FM(SEL_HSCIF3_2) FM(SEL_HSCIF3_3)
#define MOD_SEL0_16  FM(SEL_HSCIF1_0) FM(SEL_HSCIF1_1)
#define MOD_SEL0_14_13  FM(SEL_HSCIF2_0) FM(SEL_HSCIF2_1) FM(SEL_HSCIF2_2) F_(0, 0)
#define MOD_SEL0_12  FM(SEL_ETHERAVB_0) FM(SEL_ETHERAVB_1)
#define MOD_SEL0_11  FM(SEL_DRIF3_0)  FM(SEL_DRIF3_1)
#define MOD_SEL0_10  FM(SEL_DRIF2_0)  FM(SEL_DRIF2_1)
#define MOD_SEL0_9_8  FM(SEL_DRIF1_0)  FM(SEL_DRIF1_1)  FM(SEL_DRIF1_2)  F_(0, 0)
#define MOD_SEL0_7_6  FM(SEL_DRIF0_0)  FM(SEL_DRIF0_1)  FM(SEL_DRIF0_2)  F_(0, 0)
#define MOD_SEL0_5  FM(SEL_CANFD0_0) FM(SEL_CANFD0_1)
#define MOD_SEL0_4_3  FM(SEL_ADGA_0)  FM(SEL_ADGA_1)  FM(SEL_ADGA_2)  FM(SEL_ADGA_3)

/* MOD_SEL1 */ /* 0 */ /* 1 */ /* 2 */ /* 3 */ /* 4 */ /* 5 */ /* 6 */ /* 7 */
#define MOD_SEL1_31_30  FM(SEL_TSIF1_0)  FM(SEL_TSIF1_1)  FM(SEL_TSIF1_2)  FM(SEL_TSIF1_3)
#define MOD_SEL1_29_28_27 FM(SEL_TSIF0_0)  FM(SEL_TSIF0_1)  FM(SEL_TSIF0_2)  FM(SEL_TSIF0_3)  FM(SEL_TSIF0_4)  F_(0, 0)  F_(0, 0)  F_(0, 0)
#define MOD_SEL1_26  FM(SEL_TIMER_TMU_0) FM(SEL_TIMER_TMU_1)
#define MOD_SEL1_25_24  FM(SEL_SSP1_1_0) FM(SEL_SSP1_1_1) FM(SEL_SSP1_1_2) FM(SEL_SSP1_1_3)
#define MOD_SEL1_23_22_21 FM(SEL_SSP1_0_0) FM(SEL_SSP1_0_1) FM(SEL_SSP1_0_2) FM(SEL_SSP1_0_3) FM(SEL_SSP1_0_4) F_(0, 0)  F_(0, 0)  F_(0, 0)
#define MOD_SEL1_20  FM(SEL_SSI1_0)  FM(SEL_SSI1_1)
#define MOD_SEL1_19  FM(SEL_SPEED_PULSE_0) FM(SEL_SPEED_PULSE_1)
#define MOD_SEL1_18_17  FM(SEL_SIMCARD_0) FM(SEL_SIMCARD_1) FM(SEL_SIMCARD_2) FM(SEL_SIMCARD_3)
#define MOD_SEL1_16  FM(SEL_SDHI2_0)  FM(SEL_SDHI2_1)
#define MOD_SEL1_15_14  FM(SEL_SCIF4_0)  FM(SEL_SCIF4_1)  FM(SEL_SCIF4_2)  F_(0, 0)
#define MOD_SEL1_13  FM(SEL_SCIF3_0)  FM(SEL_SCIF3_1)
#define MOD_SEL1_12  FM(SEL_SCIF2_0)  FM(SEL_SCIF2_1)
#define MOD_SEL1_11  FM(SEL_SCIF1_0)  FM(SEL_SCIF1_1)
#define MOD_SEL1_10  FM(SEL_SCIF_0)  FM(SEL_SCIF_1)
#define MOD_SEL1_9  FM(SEL_REMOCON_0) FM(SEL_REMOCON_1)
#define MOD_SEL1_6  FM(SEL_RCAN0_0)  FM(SEL_RCAN0_1)
#define MOD_SEL1_5  FM(SEL_PWM6_0)  FM(SEL_PWM6_1)
#define MOD_SEL1_4  FM(SEL_PWM5_0)  FM(SEL_PWM5_1)
#define MOD_SEL1_3  FM(SEL_PWM4_0)  FM(SEL_PWM4_1)
#define MOD_SEL1_2  FM(SEL_PWM3_0)  FM(SEL_PWM3_1)
#define MOD_SEL1_1  FM(SEL_PWM2_0)  FM(SEL_PWM2_1)
#define MOD_SEL1_0  FM(SEL_PWM1_0)  FM(SEL_PWM1_1)

/* MOD_SEL2 */ /* 0 */ /* 1 */ /* 2 */ /* 3 */ /* 4 */ /* 5 */ /* 6 */ /* 7 */
#define MOD_SEL2_31  FM(I2C_SEL_5_0)  FM(I2C_SEL_5_1)
#define MOD_SEL2_30  FM(I2C_SEL_3_0)  FM(I2C_SEL_3_1)
#define MOD_SEL2_29  FM(I2C_SEL_0_0)  FM(I2C_SEL_0_1)
#define MOD_SEL2_28_27  FM(SEL_FM_0)  FM(SEL_FM_1)  FM(SEL_FM_2)  FM(SEL_FM_3)
#define MOD_SEL2_26  FM(SEL_SCIF5_0)  FM(SEL_SCIF5_1)
#define MOD_SEL2_25_24_23 FM(SEL_I2C6_0)  FM(SEL_I2C6_1)  FM(SEL_I2C6_2)  F_(0, 0)  F_(0, 0)  F_(0, 0)  F_(0, 0)  F_(0, 0)
#define MOD_SEL2_22  FM(SEL_NDF_0)  FM(SEL_NDF_1)
#define MOD_SEL2_21  FM(SEL_SSI2_0)  FM(SEL_SSI2_1)
#define MOD_SEL2_20  FM(SEL_SSI9_0)  FM(SEL_SSI9_1)
#define MOD_SEL2_19  FM(SEL_TIMER_TMU2_0) FM(SEL_TIMER_TMU2_1)
#define MOD_SEL2_18  FM(SEL_ADGB_0)  FM(SEL_ADGB_1)
#define MOD_SEL2_17  FM(SEL_ADGC_0)  FM(SEL_ADGC_1)
#define MOD_SEL2_0  FM(SEL_VIN4_0)  FM(SEL_VIN4_1)

#define PINMUX_MOD_SELS \
\
MOD_SEL0_31_30_29 MOD_SEL1_31_30  MOD_SEL2_31 \
      MOD_SEL2_30 \
   MOD_SEL1_29_28_27 MOD_SEL2_29 \
MOD_SEL0_28_27     MOD_SEL2_28_27 \
MOD_SEL0_26_25_24 MOD_SEL1_26  MOD_SEL2_26 \
   MOD_SEL1_25_24  MOD_SEL2_25_24_23 \
MOD_SEL0_23  MOD_SEL1_23_22_21 \
MOD_SEL0_22     MOD_SEL2_22 \
MOD_SEL0_21     MOD_SEL2_21 \
MOD_SEL0_20  MOD_SEL1_20  MOD_SEL2_20 \
MOD_SEL0_19  MOD_SEL1_19  MOD_SEL2_19 \
MOD_SEL0_18_17  MOD_SEL1_18_17  MOD_SEL2_18 \
      MOD_SEL2_17 \
MOD_SEL0_16  MOD_SEL1_16 \
   MOD_SEL1_15_14 \
MOD_SEL0_14_13 \
   MOD_SEL1_13 \
MOD_SEL0_12  MOD_SEL1_12 \
MOD_SEL0_11  MOD_SEL1_11 \
MOD_SEL0_10  MOD_SEL1_10 \
MOD_SEL0_9_8  MOD_SEL1_9 \
MOD_SEL0_7_6 \
   MOD_SEL1_6 \
MOD_SEL0_5  MOD_SEL1_5 \
MOD_SEL0_4_3  MOD_SEL1_4 \
   MOD_SEL1_3 \
   MOD_SEL1_2 \
   MOD_SEL1_1 \
   MOD_SEL1_0  MOD_SEL2_0

/*
 * These pins are not able to be muxed but have other properties
 * that can be set, such as drive-strength or pull-up/pull-down enable.
 */
#define PINMUX_STATIC \
 FM(QSPI0_SPCLK) FM(QSPI0_SSL) FM(QSPI0_MOSI_IO0) FM(QSPI0_MISO_IO1) \
 FM(QSPI0_IO2) FM(QSPI0_IO3) \
 FM(QSPI1_SPCLK) FM(QSPI1_SSL) FM(QSPI1_MOSI_IO0) FM(QSPI1_MISO_IO1) \
 FM(QSPI1_IO2) FM(QSPI1_IO3) \
 FM(RPC_INT) FM(RPC_WP) FM(RPC_RESET) \
 FM(AVB_TX_CTL) FM(AVB_TXC) FM(AVB_TD0) FM(AVB_TD1) FM(AVB_TD2) FM(AVB_TD3) \
 FM(AVB_RX_CTL) FM(AVB_RXC) FM(AVB_RD0) FM(AVB_RD1) FM(AVB_RD2) FM(AVB_RD3) \
 FM(AVB_TXCREFCLK) FM(AVB_MDIO) \
 FM(PRESETOUT) \
 FM(DU_DOTCLKIN0) FM(DU_DOTCLKIN1) FM(DU_DOTCLKIN3) \
 FM(TMS) FM(TDO) FM(ASEBRK) FM(MLB_REF) FM(TDI) FM(TCK) FM(TRST) FM(EXTALR)

#define PINMUX_PHYS \
 FM(SCL0) FM(SDA0) FM(SCL3) FM(SDA3) FM(SCL5) FM(SDA5)

enum {
 PINMUX_RESERVED = 0,

 PINMUX_DATA_BEGIN,
 GP_ALL(DATA),
 PINMUX_DATA_END,

#define F_(x, y)
#define FM(x) FN_##x,
 PINMUX_FUNCTION_BEGIN,
 GP_ALL(FN),
 PINMUX_GPSR
 PINMUX_IPSR
 PINMUX_MOD_SELS
 PINMUX_FUNCTION_END,
#undef F_
#undef FM

#define F_(x, y)
#define FM(x) x##_MARK,
 PINMUX_MARK_BEGIN,
 PINMUX_GPSR
 PINMUX_IPSR
 PINMUX_MOD_SELS
 PINMUX_STATIC
 PINMUX_PHYS
 PINMUX_MARK_END,
#undef F_
#undef FM
};

static const u16 pinmux_data[] = {
 PINMUX_DATA_GP_ALL(),

 PINMUX_SINGLE(AVS1),
 PINMUX_SINGLE(AVS2),
 PINMUX_SINGLE(CLKOUT),
 PINMUX_SINGLE(GP7_03),
 PINMUX_SINGLE(GP7_02),
 PINMUX_SINGLE(MSIOF0_RXD),
 PINMUX_SINGLE(MSIOF0_SCK),
 PINMUX_SINGLE(MSIOF0_TXD),
 PINMUX_SINGLE(SSI_SCK5),
 PINMUX_SINGLE(SSI_SDATA5),
 PINMUX_SINGLE(SSI_WS5),

 /* IPSR0 */
 PINMUX_IPSR_GPSR(IP0_3_0, AVB_MDC),
 PINMUX_IPSR_MSEL(IP0_3_0, MSIOF2_SS2_C,  SEL_MSIOF2_2),

 PINMUX_IPSR_GPSR(IP0_7_4, AVB_MAGIC),
 PINMUX_IPSR_MSEL(IP0_7_4, MSIOF2_SS1_C,  SEL_MSIOF2_2),
 PINMUX_IPSR_MSEL(IP0_7_4, SCK4_A,   SEL_SCIF4_0),

 PINMUX_IPSR_GPSR(IP0_11_8, AVB_PHY_INT),
 PINMUX_IPSR_MSEL(IP0_11_8, MSIOF2_SYNC_C,  SEL_MSIOF2_2),
 PINMUX_IPSR_MSEL(IP0_11_8, RX4_A,   SEL_SCIF4_0),

 PINMUX_IPSR_GPSR(IP0_15_12, AVB_LINK),
 PINMUX_IPSR_MSEL(IP0_15_12, MSIOF2_SCK_C,  SEL_MSIOF2_2),
 PINMUX_IPSR_MSEL(IP0_15_12, TX4_A,   SEL_SCIF4_0),
 PINMUX_IPSR_GPSR(IP0_19_16, FSCLKST2_N_A),

 PINMUX_IPSR_PHYS_MSEL(IP0_19_16, AVB_AVTP_MATCH_A, I2C_SEL_5_0, SEL_ETHERAVB_0),
 PINMUX_IPSR_PHYS_MSEL(IP0_19_16, MSIOF2_RXD_C,  I2C_SEL_5_0, SEL_MSIOF2_2),
 PINMUX_IPSR_PHYS_MSEL(IP0_19_16, CTS4_N_A,  I2C_SEL_5_0, SEL_SCIF4_0),
 PINMUX_IPSR_PHYS(IP0_19_16, SCL5,   I2C_SEL_5_1),

 PINMUX_IPSR_PHYS_MSEL(IP0_23_20, AVB_AVTP_CAPTURE_A, I2C_SEL_5_0, SEL_ETHERAVB_0),
 PINMUX_IPSR_PHYS_MSEL(IP0_23_20, MSIOF2_TXD_C,  I2C_SEL_5_0, SEL_MSIOF2_2),
 PINMUX_IPSR_PHYS_MSEL(IP0_23_20, RTS4_N_A,  I2C_SEL_5_0, SEL_SCIF4_0),
 PINMUX_IPSR_PHYS(IP0_23_20, SDA5,   I2C_SEL_5_1),

 PINMUX_IPSR_GPSR(IP0_27_24, IRQ0),
 PINMUX_IPSR_GPSR(IP0_27_24, QPOLB),
 PINMUX_IPSR_GPSR(IP0_27_24, DU_CDE),
 PINMUX_IPSR_MSEL(IP0_27_24, VI4_DATA0_B,  SEL_VIN4_1),
 PINMUX_IPSR_MSEL(IP0_27_24, CAN0_TX_B,  SEL_RCAN0_1),
 PINMUX_IPSR_MSEL(IP0_27_24, CANFD0_TX_B,  SEL_CANFD0_1),
 PINMUX_IPSR_MSEL(IP0_27_24, MSIOF3_SS2_E,  SEL_MSIOF3_4),

 PINMUX_IPSR_GPSR(IP0_31_28, IRQ1),
 PINMUX_IPSR_GPSR(IP0_31_28, QPOLA),
 PINMUX_IPSR_GPSR(IP0_31_28, DU_DISP),
 PINMUX_IPSR_MSEL(IP0_31_28, VI4_DATA1_B,  SEL_VIN4_1),
 PINMUX_IPSR_MSEL(IP0_31_28, CAN0_RX_B,  SEL_RCAN0_1),
 PINMUX_IPSR_MSEL(IP0_31_28, CANFD0_RX_B,  SEL_CANFD0_1),
 PINMUX_IPSR_MSEL(IP0_31_28, MSIOF3_SS1_E,  SEL_MSIOF3_4),

 /* IPSR1 */
 PINMUX_IPSR_GPSR(IP1_3_0, IRQ2),
 PINMUX_IPSR_GPSR(IP1_3_0, QCPV_QDE),
 PINMUX_IPSR_GPSR(IP1_3_0, DU_EXODDF_DU_ODDF_DISP_CDE),
 PINMUX_IPSR_MSEL(IP1_3_0, VI4_DATA2_B,  SEL_VIN4_1),
 PINMUX_IPSR_MSEL(IP1_3_0, PWM3_B,   SEL_PWM3_1),
 PINMUX_IPSR_MSEL(IP1_3_0, MSIOF3_SYNC_E,  SEL_MSIOF3_4),

 PINMUX_IPSR_GPSR(IP1_7_4, IRQ3),
 PINMUX_IPSR_GPSR(IP1_7_4, QSTVB_QVE),
 PINMUX_IPSR_GPSR(IP1_7_4, DU_DOTCLKOUT1),
 PINMUX_IPSR_MSEL(IP1_7_4, VI4_DATA3_B,  SEL_VIN4_1),
 PINMUX_IPSR_MSEL(IP1_7_4, PWM4_B,   SEL_PWM4_1),
 PINMUX_IPSR_MSEL(IP1_7_4, MSIOF3_SCK_E,  SEL_MSIOF3_4),

 PINMUX_IPSR_GPSR(IP1_11_8, IRQ4),
 PINMUX_IPSR_GPSR(IP1_11_8, QSTH_QHS),
 PINMUX_IPSR_GPSR(IP1_11_8, DU_EXHSYNC_DU_HSYNC),
 PINMUX_IPSR_MSEL(IP1_11_8, VI4_DATA4_B,  SEL_VIN4_1),
 PINMUX_IPSR_MSEL(IP1_11_8, PWM5_B,   SEL_PWM5_1),
 PINMUX_IPSR_MSEL(IP1_11_8, MSIOF3_RXD_E,  SEL_MSIOF3_4),

 PINMUX_IPSR_GPSR(IP1_15_12, IRQ5),
 PINMUX_IPSR_GPSR(IP1_15_12, QSTB_QHE),
 PINMUX_IPSR_GPSR(IP1_15_12, DU_EXVSYNC_DU_VSYNC),
 PINMUX_IPSR_MSEL(IP1_15_12, VI4_DATA5_B,  SEL_VIN4_1),
 PINMUX_IPSR_MSEL(IP1_15_12, PWM6_B,   SEL_PWM6_1),
 PINMUX_IPSR_GPSR(IP1_15_12, FSCLKST2_N_B),
 PINMUX_IPSR_MSEL(IP1_15_12, MSIOF3_TXD_E,  SEL_MSIOF3_4),

 PINMUX_IPSR_GPSR(IP1_19_16, PWM0),
 PINMUX_IPSR_GPSR(IP1_19_16, AVB_AVTP_PPS),
 PINMUX_IPSR_MSEL(IP1_19_16, VI4_DATA6_B,  SEL_VIN4_1),
 PINMUX_IPSR_MSEL(IP1_19_16, IECLK_B,  SEL_IEBUS_1),

 PINMUX_IPSR_PHYS_MSEL(IP1_23_20, PWM1_A,  I2C_SEL_3_0, SEL_PWM1_0),
 PINMUX_IPSR_PHYS_MSEL(IP1_23_20, HRX3_D,  I2C_SEL_3_0, SEL_HSCIF3_3),
 PINMUX_IPSR_PHYS_MSEL(IP1_23_20, VI4_DATA7_B,  I2C_SEL_3_0, SEL_VIN4_1),
 PINMUX_IPSR_PHYS_MSEL(IP1_23_20, IERX_B,  I2C_SEL_3_0, SEL_IEBUS_1),
 PINMUX_IPSR_PHYS(IP1_23_20, SCL3,   I2C_SEL_3_1),

 PINMUX_IPSR_PHYS_MSEL(IP1_27_24, PWM2_A,  I2C_SEL_3_0, SEL_PWM2_0),
 PINMUX_IPSR_PHYS_MSEL(IP1_27_24, HTX3_D,  I2C_SEL_3_0, SEL_HSCIF3_3),
 PINMUX_IPSR_PHYS_MSEL(IP1_27_24, IETX_B,  I2C_SEL_3_0, SEL_IEBUS_1),
 PINMUX_IPSR_PHYS(IP1_27_24, SDA3,   I2C_SEL_3_1),

 PINMUX_IPSR_GPSR(IP1_31_28, A0),
 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B,  SEL_MSIOF3_1),
 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A,   SEL_PWM3_0),

 /* IPSR2 */
 PINMUX_IPSR_GPSR(IP2_3_0, A1),
 PINMUX_IPSR_GPSR(IP2_3_0, LCDOUT17),
 PINMUX_IPSR_MSEL(IP2_3_0, MSIOF3_TXD_B,  SEL_MSIOF3_1),
 PINMUX_IPSR_GPSR(IP2_3_0, VI4_DATA9),
 PINMUX_IPSR_GPSR(IP2_3_0, DU_DB1),
 PINMUX_IPSR_MSEL(IP2_3_0, PWM4_A,   SEL_PWM4_0),

 PINMUX_IPSR_GPSR(IP2_7_4, A2),
 PINMUX_IPSR_GPSR(IP2_7_4, LCDOUT18),
 PINMUX_IPSR_MSEL(IP2_7_4, MSIOF3_SCK_B,  SEL_MSIOF3_1),
 PINMUX_IPSR_GPSR(IP2_7_4, VI4_DATA10),
 PINMUX_IPSR_GPSR(IP2_7_4, DU_DB2),
 PINMUX_IPSR_MSEL(IP2_7_4, PWM5_A,   SEL_PWM5_0),

 PINMUX_IPSR_GPSR(IP2_11_8, A3),
 PINMUX_IPSR_GPSR(IP2_11_8, LCDOUT19),
 PINMUX_IPSR_MSEL(IP2_11_8, MSIOF3_RXD_B,  SEL_MSIOF3_1),
 PINMUX_IPSR_GPSR(IP2_11_8, VI4_DATA11),
 PINMUX_IPSR_GPSR(IP2_11_8, DU_DB3),
 PINMUX_IPSR_MSEL(IP2_11_8, PWM6_A,   SEL_PWM6_0),

 PINMUX_IPSR_GPSR(IP2_15_12, A4),
 PINMUX_IPSR_GPSR(IP2_15_12, LCDOUT20),
 PINMUX_IPSR_MSEL(IP2_15_12, MSIOF3_SS1_B,  SEL_MSIOF3_1),
 PINMUX_IPSR_GPSR(IP2_15_12, VI4_DATA12),
 PINMUX_IPSR_GPSR(IP2_15_12, VI5_DATA12),
 PINMUX_IPSR_GPSR(IP2_15_12, DU_DB4),

 PINMUX_IPSR_GPSR(IP2_19_16, A5),
 PINMUX_IPSR_GPSR(IP2_19_16, LCDOUT21),
 PINMUX_IPSR_MSEL(IP2_19_16, MSIOF3_SS2_B,  SEL_MSIOF3_1),
 PINMUX_IPSR_MSEL(IP2_19_16, SCK4_B,   SEL_SCIF4_1),
 PINMUX_IPSR_GPSR(IP2_19_16, VI4_DATA13),
 PINMUX_IPSR_GPSR(IP2_19_16, VI5_DATA13),
 PINMUX_IPSR_GPSR(IP2_19_16, DU_DB5),

 PINMUX_IPSR_GPSR(IP2_23_20, A6),
 PINMUX_IPSR_GPSR(IP2_23_20, LCDOUT22),
 PINMUX_IPSR_MSEL(IP2_23_20, MSIOF2_SS1_A,  SEL_MSIOF2_0),
 PINMUX_IPSR_MSEL(IP2_23_20, RX4_B,   SEL_SCIF4_1),
 PINMUX_IPSR_GPSR(IP2_23_20, VI4_DATA14),
 PINMUX_IPSR_GPSR(IP2_23_20, VI5_DATA14),
 PINMUX_IPSR_GPSR(IP2_23_20, DU_DB6),

 PINMUX_IPSR_GPSR(IP2_27_24, A7),
 PINMUX_IPSR_GPSR(IP2_27_24, LCDOUT23),
 PINMUX_IPSR_MSEL(IP2_27_24, MSIOF2_SS2_A,  SEL_MSIOF2_0),
 PINMUX_IPSR_MSEL(IP2_27_24, TX4_B,   SEL_SCIF4_1),
 PINMUX_IPSR_GPSR(IP2_27_24, VI4_DATA15),
 PINMUX_IPSR_GPSR(IP2_27_24, VI5_DATA15),
 PINMUX_IPSR_GPSR(IP2_27_24, DU_DB7),

 PINMUX_IPSR_GPSR(IP2_31_28, A8),
 PINMUX_IPSR_MSEL(IP2_31_28, RX3_B,   SEL_SCIF3_1),
 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A,  SEL_MSIOF2_0),
 PINMUX_IPSR_MSEL(IP2_31_28, HRX4_B,   SEL_HSCIF4_1),
 PINMUX_IPSR_MSEL(IP2_31_28, SDA6_A,   SEL_I2C6_0),
 PINMUX_IPSR_MSEL(IP2_31_28, AVB_AVTP_MATCH_B, SEL_ETHERAVB_1),
 PINMUX_IPSR_MSEL(IP2_31_28, PWM1_B,   SEL_PWM1_1),

 /* IPSR3 */
 PINMUX_IPSR_GPSR(IP3_3_0, A9),
 PINMUX_IPSR_MSEL(IP3_3_0, MSIOF2_SCK_A,  SEL_MSIOF2_0),
 PINMUX_IPSR_MSEL(IP3_3_0, CTS4_N_B,  SEL_SCIF4_1),
 PINMUX_IPSR_GPSR(IP3_3_0, VI5_VSYNC_N),

 PINMUX_IPSR_GPSR(IP3_7_4, A10),
 PINMUX_IPSR_MSEL(IP3_7_4, MSIOF2_RXD_A,  SEL_MSIOF2_0),
 PINMUX_IPSR_MSEL(IP3_7_4, RTS4_N_B,  SEL_SCIF4_1),
 PINMUX_IPSR_GPSR(IP3_7_4, VI5_HSYNC_N),

 PINMUX_IPSR_GPSR(IP3_11_8, A11),
 PINMUX_IPSR_MSEL(IP3_11_8, TX3_B,   SEL_SCIF3_1),
 PINMUX_IPSR_MSEL(IP3_11_8, MSIOF2_TXD_A,  SEL_MSIOF2_0),
 PINMUX_IPSR_MSEL(IP3_11_8, HTX4_B,   SEL_HSCIF4_1),
 PINMUX_IPSR_GPSR(IP3_11_8, HSCK4),
 PINMUX_IPSR_GPSR(IP3_11_8, VI5_FIELD),
 PINMUX_IPSR_MSEL(IP3_11_8, SCL6_A,   SEL_I2C6_0),
 PINMUX_IPSR_MSEL(IP3_11_8, AVB_AVTP_CAPTURE_B, SEL_ETHERAVB_1),
 PINMUX_IPSR_MSEL(IP3_11_8, PWM2_B,   SEL_PWM2_1),

 PINMUX_IPSR_GPSR(IP3_15_12, A12),
 PINMUX_IPSR_GPSR(IP3_15_12, LCDOUT12),
 PINMUX_IPSR_MSEL(IP3_15_12, MSIOF3_SCK_C,  SEL_MSIOF3_2),
 PINMUX_IPSR_MSEL(IP3_15_12, HRX4_A,   SEL_HSCIF4_0),
 PINMUX_IPSR_GPSR(IP3_15_12, VI5_DATA8),
 PINMUX_IPSR_GPSR(IP3_15_12, DU_DG4),

 PINMUX_IPSR_GPSR(IP3_19_16, A13),
 PINMUX_IPSR_GPSR(IP3_19_16, LCDOUT13),
 PINMUX_IPSR_MSEL(IP3_19_16, MSIOF3_SYNC_C,  SEL_MSIOF3_2),
 PINMUX_IPSR_MSEL(IP3_19_16, HTX4_A,   SEL_HSCIF4_0),
 PINMUX_IPSR_GPSR(IP3_19_16, VI5_DATA9),
 PINMUX_IPSR_GPSR(IP3_19_16, DU_DG5),

 PINMUX_IPSR_GPSR(IP3_23_20, A14),
 PINMUX_IPSR_GPSR(IP3_23_20, LCDOUT14),
 PINMUX_IPSR_MSEL(IP3_23_20, MSIOF3_RXD_C,  SEL_MSIOF3_2),
 PINMUX_IPSR_GPSR(IP3_23_20, HCTS4_N),
 PINMUX_IPSR_GPSR(IP3_23_20, VI5_DATA10),
 PINMUX_IPSR_GPSR(IP3_23_20, DU_DG6),

 PINMUX_IPSR_GPSR(IP3_27_24, A15),
 PINMUX_IPSR_GPSR(IP3_27_24, LCDOUT15),
 PINMUX_IPSR_MSEL(IP3_27_24, MSIOF3_TXD_C,  SEL_MSIOF3_2),
 PINMUX_IPSR_GPSR(IP3_27_24, HRTS4_N),
 PINMUX_IPSR_GPSR(IP3_27_24, VI5_DATA11),
 PINMUX_IPSR_GPSR(IP3_27_24, DU_DG7),

 PINMUX_IPSR_GPSR(IP3_31_28, A16),
 PINMUX_IPSR_GPSR(IP3_31_28, LCDOUT8),
 PINMUX_IPSR_GPSR(IP3_31_28, VI4_FIELD),
 PINMUX_IPSR_GPSR(IP3_31_28, DU_DG0),

 /* IPSR4 */
 PINMUX_IPSR_GPSR(IP4_3_0, A17),
 PINMUX_IPSR_GPSR(IP4_3_0, LCDOUT9),
 PINMUX_IPSR_GPSR(IP4_3_0, VI4_VSYNC_N),
 PINMUX_IPSR_GPSR(IP4_3_0, DU_DG1),

 PINMUX_IPSR_GPSR(IP4_7_4, A18),
 PINMUX_IPSR_GPSR(IP4_7_4, LCDOUT10),
 PINMUX_IPSR_GPSR(IP4_7_4, VI4_HSYNC_N),
 PINMUX_IPSR_GPSR(IP4_7_4, DU_DG2),

 PINMUX_IPSR_GPSR(IP4_11_8, A19),
 PINMUX_IPSR_GPSR(IP4_11_8, LCDOUT11),
 PINMUX_IPSR_GPSR(IP4_11_8, VI4_CLKENB),
 PINMUX_IPSR_GPSR(IP4_11_8, DU_DG3),

 PINMUX_IPSR_GPSR(IP4_15_12, CS0_N),
 PINMUX_IPSR_GPSR(IP4_15_12, VI5_CLKENB),

 PINMUX_IPSR_GPSR(IP4_19_16, CS1_N),
 PINMUX_IPSR_GPSR(IP4_19_16, VI5_CLK),
 PINMUX_IPSR_MSEL(IP4_19_16, EX_WAIT0_B,  SEL_LBSC_1),

 PINMUX_IPSR_GPSR(IP4_23_20, BS_N),
 PINMUX_IPSR_GPSR(IP4_23_20, QSTVA_QVS),
 PINMUX_IPSR_MSEL(IP4_23_20, MSIOF3_SCK_D,  SEL_MSIOF3_3),
 PINMUX_IPSR_GPSR(IP4_23_20, SCK3),
 PINMUX_IPSR_GPSR(IP4_23_20, HSCK3),
 PINMUX_IPSR_GPSR(IP4_23_20, CAN1_TX),
 PINMUX_IPSR_GPSR(IP4_23_20, CANFD1_TX),
 PINMUX_IPSR_MSEL(IP4_23_20, IETX_A,   SEL_IEBUS_0),

 PINMUX_IPSR_GPSR(IP4_27_24, RD_N),
 PINMUX_IPSR_MSEL(IP4_27_24, MSIOF3_SYNC_D,  SEL_MSIOF3_3),
 PINMUX_IPSR_MSEL(IP4_27_24, RX3_A,   SEL_SCIF3_0),
 PINMUX_IPSR_MSEL(IP4_27_24, HRX3_A,   SEL_HSCIF3_0),
 PINMUX_IPSR_MSEL(IP4_27_24, CAN0_TX_A,  SEL_RCAN0_0),
 PINMUX_IPSR_MSEL(IP4_27_24, CANFD0_TX_A,  SEL_CANFD0_0),

 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D,  SEL_MSIOF3_3),
 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A,   SEL_SCIF3_0),
 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A,   SEL_HSCIF3_0),
 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A,  SEL_RCAN0_0),
 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_A,  SEL_CANFD0_0),

 /* IPSR5 */
 PINMUX_IPSR_GPSR(IP5_3_0, WE0_N),
 PINMUX_IPSR_MSEL(IP5_3_0, MSIOF3_TXD_D,  SEL_MSIOF3_3),
 PINMUX_IPSR_GPSR(IP5_3_0, CTS3_N),
 PINMUX_IPSR_GPSR(IP5_3_0, HCTS3_N),
 PINMUX_IPSR_MSEL(IP5_3_0, SCL6_B,   SEL_I2C6_1),
 PINMUX_IPSR_GPSR(IP5_3_0, CAN_CLK),
 PINMUX_IPSR_MSEL(IP5_3_0, IECLK_A,  SEL_IEBUS_0),

 PINMUX_IPSR_GPSR(IP5_7_4, WE1_N),
 PINMUX_IPSR_MSEL(IP5_7_4, MSIOF3_SS1_D,  SEL_MSIOF3_3),
 PINMUX_IPSR_GPSR(IP5_7_4, RTS3_N),
 PINMUX_IPSR_GPSR(IP5_7_4, HRTS3_N),
 PINMUX_IPSR_MSEL(IP5_7_4, SDA6_B,   SEL_I2C6_1),
 PINMUX_IPSR_GPSR(IP5_7_4, CAN1_RX),
 PINMUX_IPSR_GPSR(IP5_7_4, CANFD1_RX),
 PINMUX_IPSR_MSEL(IP5_7_4, IERX_A,   SEL_IEBUS_0),

 PINMUX_IPSR_MSEL(IP5_11_8, EX_WAIT0_A,  SEL_LBSC_0),
 PINMUX_IPSR_GPSR(IP5_11_8, QCLK),
 PINMUX_IPSR_GPSR(IP5_11_8, VI4_CLK),
 PINMUX_IPSR_GPSR(IP5_11_8, DU_DOTCLKOUT0),

 PINMUX_IPSR_GPSR(IP5_15_12, D0),
 PINMUX_IPSR_MSEL(IP5_15_12, MSIOF2_SS1_B,  SEL_MSIOF2_1),
 PINMUX_IPSR_MSEL(IP5_15_12, MSIOF3_SCK_A,  SEL_MSIOF3_0),
 PINMUX_IPSR_GPSR(IP5_15_12, VI4_DATA16),
 PINMUX_IPSR_GPSR(IP5_15_12, VI5_DATA0),

 PINMUX_IPSR_GPSR(IP5_19_16, D1),
 PINMUX_IPSR_MSEL(IP5_19_16, MSIOF2_SS2_B,  SEL_MSIOF2_1),
 PINMUX_IPSR_MSEL(IP5_19_16, MSIOF3_SYNC_A,  SEL_MSIOF3_0),
 PINMUX_IPSR_GPSR(IP5_19_16, VI4_DATA17),
 PINMUX_IPSR_GPSR(IP5_19_16, VI5_DATA1),

 PINMUX_IPSR_GPSR(IP5_23_20, D2),
 PINMUX_IPSR_MSEL(IP5_23_20, MSIOF3_RXD_A,  SEL_MSIOF3_0),
 PINMUX_IPSR_GPSR(IP5_23_20, VI4_DATA18),
 PINMUX_IPSR_GPSR(IP5_23_20, VI5_DATA2),

 PINMUX_IPSR_GPSR(IP5_27_24, D3),
 PINMUX_IPSR_MSEL(IP5_27_24, MSIOF3_TXD_A,  SEL_MSIOF3_0),
 PINMUX_IPSR_GPSR(IP5_27_24, VI4_DATA19),
 PINMUX_IPSR_GPSR(IP5_27_24, VI5_DATA3),

 PINMUX_IPSR_GPSR(IP5_31_28, D4),
 PINMUX_IPSR_MSEL(IP5_31_28, MSIOF2_SCK_B,  SEL_MSIOF2_1),
 PINMUX_IPSR_GPSR(IP5_31_28, VI4_DATA20),
 PINMUX_IPSR_GPSR(IP5_31_28, VI5_DATA4),

 /* IPSR6 */
 PINMUX_IPSR_GPSR(IP6_3_0, D5),
 PINMUX_IPSR_MSEL(IP6_3_0, MSIOF2_SYNC_B,  SEL_MSIOF2_1),
 PINMUX_IPSR_GPSR(IP6_3_0, VI4_DATA21),
 PINMUX_IPSR_GPSR(IP6_3_0, VI5_DATA5),

 PINMUX_IPSR_GPSR(IP6_7_4, D6),
 PINMUX_IPSR_MSEL(IP6_7_4, MSIOF2_RXD_B,  SEL_MSIOF2_1),
 PINMUX_IPSR_GPSR(IP6_7_4, VI4_DATA22),
 PINMUX_IPSR_GPSR(IP6_7_4, VI5_DATA6),

 PINMUX_IPSR_GPSR(IP6_11_8, D7),
 PINMUX_IPSR_MSEL(IP6_11_8, MSIOF2_TXD_B,  SEL_MSIOF2_1),
 PINMUX_IPSR_GPSR(IP6_11_8, VI4_DATA23),
 PINMUX_IPSR_GPSR(IP6_11_8, VI5_DATA7),

 PINMUX_IPSR_GPSR(IP6_15_12, D8),
 PINMUX_IPSR_GPSR(IP6_15_12, LCDOUT0),
 PINMUX_IPSR_MSEL(IP6_15_12, MSIOF2_SCK_D,  SEL_MSIOF2_3),
 PINMUX_IPSR_MSEL(IP6_15_12, SCK4_C,   SEL_SCIF4_2),
 PINMUX_IPSR_MSEL(IP6_15_12, VI4_DATA0_A,  SEL_VIN4_0),
 PINMUX_IPSR_GPSR(IP6_15_12, DU_DR0),

 PINMUX_IPSR_GPSR(IP6_19_16, D9),
 PINMUX_IPSR_GPSR(IP6_19_16, LCDOUT1),
 PINMUX_IPSR_MSEL(IP6_19_16, MSIOF2_SYNC_D,  SEL_MSIOF2_3),
 PINMUX_IPSR_MSEL(IP6_19_16, VI4_DATA1_A,  SEL_VIN4_0),
 PINMUX_IPSR_GPSR(IP6_19_16, DU_DR1),

 PINMUX_IPSR_GPSR(IP6_23_20, D10),
 PINMUX_IPSR_GPSR(IP6_23_20, LCDOUT2),
 PINMUX_IPSR_MSEL(IP6_23_20, MSIOF2_RXD_D,  SEL_MSIOF2_3),
 PINMUX_IPSR_MSEL(IP6_23_20, HRX3_B,   SEL_HSCIF3_1),
 PINMUX_IPSR_MSEL(IP6_23_20, VI4_DATA2_A,  SEL_VIN4_0),
 PINMUX_IPSR_MSEL(IP6_23_20, CTS4_N_C,  SEL_SCIF4_2),
 PINMUX_IPSR_GPSR(IP6_23_20, DU_DR2),

 PINMUX_IPSR_GPSR(IP6_27_24, D11),
 PINMUX_IPSR_GPSR(IP6_27_24, LCDOUT3),
 PINMUX_IPSR_MSEL(IP6_27_24, MSIOF2_TXD_D,  SEL_MSIOF2_3),
 PINMUX_IPSR_MSEL(IP6_27_24, HTX3_B,   SEL_HSCIF3_1),
 PINMUX_IPSR_MSEL(IP6_27_24, VI4_DATA3_A,  SEL_VIN4_0),
 PINMUX_IPSR_MSEL(IP6_27_24, RTS4_N_C,  SEL_SCIF4_2),
 PINMUX_IPSR_GPSR(IP6_27_24, DU_DR3),

 PINMUX_IPSR_GPSR(IP6_31_28, D12),
 PINMUX_IPSR_GPSR(IP6_31_28, LCDOUT4),
 PINMUX_IPSR_MSEL(IP6_31_28, MSIOF2_SS1_D,  SEL_MSIOF2_3),
 PINMUX_IPSR_MSEL(IP6_31_28, RX4_C,   SEL_SCIF4_2),
 PINMUX_IPSR_MSEL(IP6_31_28, VI4_DATA4_A,  SEL_VIN4_0),
 PINMUX_IPSR_GPSR(IP6_31_28, DU_DR4),

 /* IPSR7 */
 PINMUX_IPSR_GPSR(IP7_3_0, D13),
 PINMUX_IPSR_GPSR(IP7_3_0, LCDOUT5),
 PINMUX_IPSR_MSEL(IP7_3_0, MSIOF2_SS2_D,  SEL_MSIOF2_3),
 PINMUX_IPSR_MSEL(IP7_3_0, TX4_C,   SEL_SCIF4_2),
 PINMUX_IPSR_MSEL(IP7_3_0, VI4_DATA5_A,  SEL_VIN4_0),
 PINMUX_IPSR_GPSR(IP7_3_0, DU_DR5),

 PINMUX_IPSR_GPSR(IP7_7_4, D14),
 PINMUX_IPSR_GPSR(IP7_7_4, LCDOUT6),
 PINMUX_IPSR_MSEL(IP7_7_4, MSIOF3_SS1_A,  SEL_MSIOF3_0),
 PINMUX_IPSR_MSEL(IP7_7_4, HRX3_C,   SEL_HSCIF3_2),
 PINMUX_IPSR_MSEL(IP7_7_4, VI4_DATA6_A,  SEL_VIN4_0),
 PINMUX_IPSR_GPSR(IP7_7_4, DU_DR6),
 PINMUX_IPSR_MSEL(IP7_7_4, SCL6_C,   SEL_I2C6_2),

 PINMUX_IPSR_GPSR(IP7_11_8, D15),
 PINMUX_IPSR_GPSR(IP7_11_8, LCDOUT7),
 PINMUX_IPSR_MSEL(IP7_11_8, MSIOF3_SS2_A,  SEL_MSIOF3_0),
 PINMUX_IPSR_MSEL(IP7_11_8, HTX3_C,   SEL_HSCIF3_2),
 PINMUX_IPSR_MSEL(IP7_11_8, VI4_DATA7_A,  SEL_VIN4_0),
 PINMUX_IPSR_GPSR(IP7_11_8, DU_DR7),
 PINMUX_IPSR_MSEL(IP7_11_8, SDA6_C,   SEL_I2C6_2),

 PINMUX_IPSR_GPSR(IP7_19_16, SD0_CLK),
 PINMUX_IPSR_MSEL(IP7_19_16, MSIOF1_SCK_E,  SEL_MSIOF1_4),
 PINMUX_IPSR_MSEL(IP7_19_16, STP_OPWM_0_B,  SEL_SSP1_0_1),

 PINMUX_IPSR_GPSR(IP7_23_20, SD0_CMD),
 PINMUX_IPSR_MSEL(IP7_23_20, MSIOF1_SYNC_E,  SEL_MSIOF1_4),
 PINMUX_IPSR_MSEL(IP7_23_20, STP_IVCXO27_0_B, SEL_SSP1_0_1),

 PINMUX_IPSR_GPSR(IP7_27_24, SD0_DAT0),
 PINMUX_IPSR_MSEL(IP7_27_24, MSIOF1_RXD_E,  SEL_MSIOF1_4),
 PINMUX_IPSR_MSEL(IP7_27_24, TS_SCK0_B,  SEL_TSIF0_1),
 PINMUX_IPSR_MSEL(IP7_27_24, STP_ISCLK_0_B,  SEL_SSP1_0_1),

 PINMUX_IPSR_GPSR(IP7_31_28, SD0_DAT1),
 PINMUX_IPSR_MSEL(IP7_31_28, MSIOF1_TXD_E,  SEL_MSIOF1_4),
 PINMUX_IPSR_MSEL(IP7_31_28, TS_SPSYNC0_B,  SEL_TSIF0_1),
--> --------------------

--> maximum size reached

--> --------------------