Quellcodebibliothek Statistik Leitseite products/Sources/formale Sprachen/C/Linux/drivers/pinctrl/mediatek/   (Open Source Betriebssystem Version 6.17.9©)  Datei vom 24.10.2025 mit Größe 11 kB image not shown  

Quelle  pinctrl-mt8127.c

  Sprache: C
 

// SPDX-License-Identifier: GPL-2.0-only
/*
 * Copyright (c) 2015 MediaTek Inc.
 * Author: Hongzhou.Yang <hongzhou.yang@mediatek.com>
 *         Yingjoe Chen <yingjoe.chen@mediatek.com>
 */


#include <linux/init.h>
#include <linux/platform_device.h>
#include <linux/of.h>
#include <linux/pinctrl/pinctrl.h>
#include <linux/regmap.h>
#include <dt-bindings/pinctrl/mt65xx.h>

#include "pinctrl-mtk-common.h"
#include "pinctrl-mtk-mt8127.h"

static const struct mtk_drv_group_desc mt8127_drv_grp[] =  {
 /* 0E4E8SR 4/8/12/16 */
 MTK_DRV_GRP(416124),
 /* 0E2E4SR  2/4/6/8 */
 MTK_DRV_GRP(28122),
 /* E8E4E2  2/4/6/8/10/12/14/16 */
 MTK_DRV_GRP(216022)
};

static const struct mtk_pin_drv_grp mt8127_pin_drv[] = {
 MTK_PIN_DRV_GRP(0,   0xb00,  01),
 MTK_PIN_DRV_GRP(1,   0xb00,  01),
 MTK_PIN_DRV_GRP(2,   0xb00,  01),
 MTK_PIN_DRV_GRP(3,   0xb00,  01),
 MTK_PIN_DRV_GRP(4,   0xb00,  01),
 MTK_PIN_DRV_GRP(5,   0xb00,  01),
 MTK_PIN_DRV_GRP(6,   0xb00,  01),
 MTK_PIN_DRV_GRP(7,   0xb00, 121),
 MTK_PIN_DRV_GRP(8,   0xb00, 121),
 MTK_PIN_DRV_GRP(9,   0xb00, 121),
 MTK_PIN_DRV_GRP(10,  0xb00,  81),
 MTK_PIN_DRV_GRP(11,  0xb00,  81),
 MTK_PIN_DRV_GRP(12,  0xb00,  81),
 MTK_PIN_DRV_GRP(13,  0xb00,  81),
 MTK_PIN_DRV_GRP(14,  0xb10,  40),
 MTK_PIN_DRV_GRP(15,  0xb10,  40),
 MTK_PIN_DRV_GRP(16,  0xb10,  40),
 MTK_PIN_DRV_GRP(17,  0xb10,  40),
 MTK_PIN_DRV_GRP(18,  0xb10,  80),
 MTK_PIN_DRV_GRP(19,  0xb10,  80),
 MTK_PIN_DRV_GRP(20,  0xb10,  80),
 MTK_PIN_DRV_GRP(21,  0xb10,  80),
 MTK_PIN_DRV_GRP(22,  0xb20,  00),
 MTK_PIN_DRV_GRP(23,  0xb20,  00),
 MTK_PIN_DRV_GRP(24,  0xb20,  00),
 MTK_PIN_DRV_GRP(25,  0xb20,  00),
 MTK_PIN_DRV_GRP(26,  0xb20,  00),
 MTK_PIN_DRV_GRP(27,  0xb20,  40),
 MTK_PIN_DRV_GRP(28,  0xb20,  40),
 MTK_PIN_DRV_GRP(29,  0xb20,  40),
 MTK_PIN_DRV_GRP(30,  0xb20,  40),
 MTK_PIN_DRV_GRP(31,  0xb20,  40),
 MTK_PIN_DRV_GRP(32,  0xb20,  40),
 MTK_PIN_DRV_GRP(33,  0xb30,  41),
 MTK_PIN_DRV_GRP(34,  0xb30,  81),
 MTK_PIN_DRV_GRP(35,  0xb30,  81),
 MTK_PIN_DRV_GRP(36,  0xb30,  81),
 MTK_PIN_DRV_GRP(37,  0xb30,  81),
 MTK_PIN_DRV_GRP(38,  0xb30,  81),
 MTK_PIN_DRV_GRP(39,  0xb30, 121),
 MTK_PIN_DRV_GRP(40,  0xb30, 121),
 MTK_PIN_DRV_GRP(41,  0xb30, 121),
 MTK_PIN_DRV_GRP(42,  0xb30, 121),
 MTK_PIN_DRV_GRP(43,  0xb40, 120),
 MTK_PIN_DRV_GRP(44,  0xb40, 120),
 MTK_PIN_DRV_GRP(45,  0xb40, 120),
 MTK_PIN_DRV_GRP(46,  0xb50,  02),
 MTK_PIN_DRV_GRP(47,  0xb50,  02),
 MTK_PIN_DRV_GRP(48,  0xb50,  02),
 MTK_PIN_DRV_GRP(49,  0xb50,  02),
 MTK_PIN_DRV_GRP(50,  0xb70,  01),
 MTK_PIN_DRV_GRP(51,  0xb70,  01),
 MTK_PIN_DRV_GRP(52,  0xb70,  01),
 MTK_PIN_DRV_GRP(53,  0xb50, 121),
 MTK_PIN_DRV_GRP(54,  0xb50, 121),
 MTK_PIN_DRV_GRP(55,  0xb50, 121),
 MTK_PIN_DRV_GRP(56,  0xb50, 121),
 MTK_PIN_DRV_GRP(59,  0xb40,  41),
 MTK_PIN_DRV_GRP(60,  0xb40,  01),
 MTK_PIN_DRV_GRP(61,  0xb40,  01),
 MTK_PIN_DRV_GRP(62,  0xb40,  01),
 MTK_PIN_DRV_GRP(63,  0xb40,  41),
 MTK_PIN_DRV_GRP(64,  0xb40,  41),
 MTK_PIN_DRV_GRP(65,  0xb40,  41),
 MTK_PIN_DRV_GRP(66,  0xb40,  81),
 MTK_PIN_DRV_GRP(67,  0xb40,  81),
 MTK_PIN_DRV_GRP(68,  0xb40,  81),
 MTK_PIN_DRV_GRP(69,  0xb40,  81),
 MTK_PIN_DRV_GRP(70,  0xb40,  81),
 MTK_PIN_DRV_GRP(71,  0xb40,  81),
 MTK_PIN_DRV_GRP(72,  0xb50,  41),
 MTK_PIN_DRV_GRP(73,  0xb50,  41),
 MTK_PIN_DRV_GRP(74,  0xb50,  41),
 MTK_PIN_DRV_GRP(79,  0xb50,  81),
 MTK_PIN_DRV_GRP(80,  0xb50,  81),
 MTK_PIN_DRV_GRP(81,  0xb50,  81),
 MTK_PIN_DRV_GRP(82,  0xb50,  81),
 MTK_PIN_DRV_GRP(83,  0xb50,  81),
 MTK_PIN_DRV_GRP(84,  0xb50,  81),
 MTK_PIN_DRV_GRP(85,  0xce0,  02),
 MTK_PIN_DRV_GRP(86,  0xcd0,  02),
 MTK_PIN_DRV_GRP(87,  0xcf0,  02),
 MTK_PIN_DRV_GRP(88,  0xcf0,  02),
 MTK_PIN_DRV_GRP(89,  0xcf0,  02),
 MTK_PIN_DRV_GRP(90,  0xcf0,  02),
 MTK_PIN_DRV_GRP(1170xb60, 121),
 MTK_PIN_DRV_GRP(1180xb60, 121),
 MTK_PIN_DRV_GRP(1190xb60, 121),
 MTK_PIN_DRV_GRP(1200xb60, 121),
 MTK_PIN_DRV_GRP(1210xc80,  02),
 MTK_PIN_DRV_GRP(1220xc70,  02),
 MTK_PIN_DRV_GRP(1230xc90,  02),
 MTK_PIN_DRV_GRP(1240xc90,  02),
 MTK_PIN_DRV_GRP(1250xc90,  02),
 MTK_PIN_DRV_GRP(1260xc90,  02),
 MTK_PIN_DRV_GRP(1270xc20,  02),
 MTK_PIN_DRV_GRP(1280xc20,  02),
 MTK_PIN_DRV_GRP(1290xc20,  02),
 MTK_PIN_DRV_GRP(1300xc20,  02),
 MTK_PIN_DRV_GRP(1310xc20,  02),
 MTK_PIN_DRV_GRP(1320xc10,  02),
 MTK_PIN_DRV_GRP(1330xc00,  02),
 MTK_PIN_DRV_GRP(1340xc20,  02),
 MTK_PIN_DRV_GRP(1350xc20,  02),
 MTK_PIN_DRV_GRP(1360xc20,  02),
 MTK_PIN_DRV_GRP(1370xc20,  02),
 MTK_PIN_DRV_GRP(1420xb50,  02),
};

static const struct mtk_pin_spec_pupd_set_samereg mt8127_spec_pupd[] = {
 MTK_PIN_PUPD_SPEC_SR(33,  0xd90, 201), /* KPROW0 */
 MTK_PIN_PUPD_SPEC_SR(34,  0xd90, 645), /* KPROW1 */
 MTK_PIN_PUPD_SPEC_SR(35,  0xd90, 1089), /* KPROW2 */
 MTK_PIN_PUPD_SPEC_SR(36,  0xda0, 201), /* KPCOL0 */
 MTK_PIN_PUPD_SPEC_SR(37,  0xda0, 645), /* KPCOL1 */
 MTK_PIN_PUPD_SPEC_SR(38,  0xda0, 1089), /* KPCOL2 */
 MTK_PIN_PUPD_SPEC_SR(46,  0xdb0, 201), /* EINT14 */
 MTK_PIN_PUPD_SPEC_SR(47,  0xdb0, 645), /* EINT15 */
 MTK_PIN_PUPD_SPEC_SR(48,  0xdb0, 1089), /* EINT16 */
 MTK_PIN_PUPD_SPEC_SR(49,  0xdb0, 141213), /* EINT17 */
 MTK_PIN_PUPD_SPEC_SR(85,  0xce0, 8109), /* MSDC2_CMD */
 MTK_PIN_PUPD_SPEC_SR(86,  0xcd0, 8109), /* MSDC2_CLK */
 MTK_PIN_PUPD_SPEC_SR(87,  0xd00, 021), /* MSDC2_DAT0 */
 MTK_PIN_PUPD_SPEC_SR(88,  0xd00, 465), /* MSDC2_DAT1 */
 MTK_PIN_PUPD_SPEC_SR(89,  0xd00, 8109), /* MSDC2_DAT2 */
 MTK_PIN_PUPD_SPEC_SR(90,  0xd00, 121413), /* MSDC2_DAT3 */
 MTK_PIN_PUPD_SPEC_SR(1210xc80, 8109), /* MSDC1_CMD */
 MTK_PIN_PUPD_SPEC_SR(1220xc70, 8109), /* MSDC1_CLK */
 MTK_PIN_PUPD_SPEC_SR(1230xca0, 021), /* MSDC1_DAT0 */
 MTK_PIN_PUPD_SPEC_SR(1240xca0, 465), /* MSDC1_DAT1 */
 MTK_PIN_PUPD_SPEC_SR(1250xca0, 8109), /* MSDC1_DAT2 */
 MTK_PIN_PUPD_SPEC_SR(1260xca0, 121413), /* MSDC1_DAT3 */
 MTK_PIN_PUPD_SPEC_SR(1270xc40, 121413), /* MSDC0_DAT7 */
 MTK_PIN_PUPD_SPEC_SR(1280xc40, 8109), /* MSDC0_DAT6 */
 MTK_PIN_PUPD_SPEC_SR(1290xc40, 465), /* MSDC0_DAT5 */
 MTK_PIN_PUPD_SPEC_SR(1300xc40, 021), /* MSDC0_DAT4 */
 MTK_PIN_PUPD_SPEC_SR(1310xc50, 021), /* MSDC0_RSTB */
 MTK_PIN_PUPD_SPEC_SR(1320xc10, 8109), /* MSDC0_CMD */
 MTK_PIN_PUPD_SPEC_SR(1330xc00, 8109), /* MSDC0_CLK */
 MTK_PIN_PUPD_SPEC_SR(1340xc30, 121413), /* MSDC0_DAT3 */
 MTK_PIN_PUPD_SPEC_SR(1350xc30, 8109), /* MSDC0_DAT2 */
 MTK_PIN_PUPD_SPEC_SR(1360xc30, 465), /* MSDC0_DAT1 */
 MTK_PIN_PUPD_SPEC_SR(1370xc30, 021), /* MSDC0_DAT0 */
 MTK_PIN_PUPD_SPEC_SR(1420xdc0, 201), /* EINT21 */
};

static const struct mtk_pin_ies_smt_set mt8127_ies_set[] = {
 MTK_PIN_IES_SMT_SPEC(090x900, 0),
 MTK_PIN_IES_SMT_SPEC(10130x900, 1),
 MTK_PIN_IES_SMT_SPEC(14280x900, 2),
 MTK_PIN_IES_SMT_SPEC(29320x900, 3),
 MTK_PIN_IES_SMT_SPEC(33330x910, 11),
 MTK_PIN_IES_SMT_SPEC(34380x900, 10),
 MTK_PIN_IES_SMT_SPEC(39420x900, 11),
 MTK_PIN_IES_SMT_SPEC(43450x900, 12),
 MTK_PIN_IES_SMT_SPEC(46490x900, 13),
 MTK_PIN_IES_SMT_SPEC(50520x910, 10),
 MTK_PIN_IES_SMT_SPEC(53560x900, 14),
 MTK_PIN_IES_SMT_SPEC(57580x910, 0),
 MTK_PIN_IES_SMT_SPEC(59650x910, 2),
 MTK_PIN_IES_SMT_SPEC(66710x910, 3),
 MTK_PIN_IES_SMT_SPEC(72740x910, 4),
 MTK_PIN_IES_SMT_SPEC(75760x900, 15),
 MTK_PIN_IES_SMT_SPEC(77780x910, 1),
 MTK_PIN_IES_SMT_SPEC(79820x910, 5),
 MTK_PIN_IES_SMT_SPEC(83840x910, 6),
 MTK_PIN_IES_SMT_SPEC(1171200x910, 7),
 MTK_PIN_IES_SMT_SPEC(1211210xc80, 4),
 MTK_PIN_IES_SMT_SPEC(1221220xc70, 4),
 MTK_PIN_IES_SMT_SPEC(1231260xc90, 4),
 MTK_PIN_IES_SMT_SPEC(1271310xc20, 4),
 MTK_PIN_IES_SMT_SPEC(1321320xc10, 4),
 MTK_PIN_IES_SMT_SPEC(1331330xc00, 4),
 MTK_PIN_IES_SMT_SPEC(1341370xc20, 4),
 MTK_PIN_IES_SMT_SPEC(1381410x910, 9),
 MTK_PIN_IES_SMT_SPEC(1421420x900, 13),
};

static const struct mtk_pin_ies_smt_set mt8127_smt_set[] = {
 MTK_PIN_IES_SMT_SPEC(090x920, 0),
 MTK_PIN_IES_SMT_SPEC(10130x920, 1),
 MTK_PIN_IES_SMT_SPEC(14280x920, 2),
 MTK_PIN_IES_SMT_SPEC(29320x920, 3),
 MTK_PIN_IES_SMT_SPEC(33330x930, 11),
 MTK_PIN_IES_SMT_SPEC(34380x920, 10),
 MTK_PIN_IES_SMT_SPEC(39420x920, 11),
 MTK_PIN_IES_SMT_SPEC(43450x920, 12),
 MTK_PIN_IES_SMT_SPEC(46490x920, 13),
 MTK_PIN_IES_SMT_SPEC(50520x930, 10),
 MTK_PIN_IES_SMT_SPEC(53560x920, 14),
 MTK_PIN_IES_SMT_SPEC(57580x930, 0),
 MTK_PIN_IES_SMT_SPEC(59650x930, 2),
 MTK_PIN_IES_SMT_SPEC(66710x930, 3),
 MTK_PIN_IES_SMT_SPEC(72740x930, 4),
 MTK_PIN_IES_SMT_SPEC(75760x920, 15),
 MTK_PIN_IES_SMT_SPEC(77780x930, 1),
 MTK_PIN_IES_SMT_SPEC(79820x930, 5),
 MTK_PIN_IES_SMT_SPEC(83840x930, 6),
 MTK_PIN_IES_SMT_SPEC(85850xce0, 11),
 MTK_PIN_IES_SMT_SPEC(86860xcd0, 11),
 MTK_PIN_IES_SMT_SPEC(87870xd00, 3),
 MTK_PIN_IES_SMT_SPEC(88880xd00, 7),
 MTK_PIN_IES_SMT_SPEC(89890xd00, 11),
 MTK_PIN_IES_SMT_SPEC(90900xd00, 15),
 MTK_PIN_IES_SMT_SPEC(1171200x930, 7),
 MTK_PIN_IES_SMT_SPEC(1211210xc80, 11),
 MTK_PIN_IES_SMT_SPEC(1221220xc70, 11),
 MTK_PIN_IES_SMT_SPEC(1231230xca0, 3),
 MTK_PIN_IES_SMT_SPEC(1241240xca0, 7),
 MTK_PIN_IES_SMT_SPEC(1251250xca0, 11),
 MTK_PIN_IES_SMT_SPEC(1261260xca0, 15),
 MTK_PIN_IES_SMT_SPEC(1271270xc40, 15),
 MTK_PIN_IES_SMT_SPEC(1281280xc40, 11),
 MTK_PIN_IES_SMT_SPEC(1291290xc40, 7),
 MTK_PIN_IES_SMT_SPEC(1301300xc40, 3),
 MTK_PIN_IES_SMT_SPEC(1311310xc50, 3),
 MTK_PIN_IES_SMT_SPEC(1321320xc10, 11),
 MTK_PIN_IES_SMT_SPEC(1331330xc00, 11),
 MTK_PIN_IES_SMT_SPEC(1341340xc30, 15),
 MTK_PIN_IES_SMT_SPEC(1351350xc30, 11),
 MTK_PIN_IES_SMT_SPEC(1361360xc30, 7),
 MTK_PIN_IES_SMT_SPEC(1371370xc30, 3),
 MTK_PIN_IES_SMT_SPEC(1381410x930, 9),
 MTK_PIN_IES_SMT_SPEC(1421420x920, 13),
};

static const struct mtk_pinctrl_devdata mt8127_pinctrl_data = {
 .pins = mtk_pins_mt8127,
 .npins = ARRAY_SIZE(mtk_pins_mt8127),
 .grp_desc = mt8127_drv_grp,
 .n_grp_cls = ARRAY_SIZE(mt8127_drv_grp),
 .pin_drv_grp = mt8127_pin_drv,
 .n_pin_drv_grps = ARRAY_SIZE(mt8127_pin_drv),
 .spec_ies = mt8127_ies_set,
 .n_spec_ies = ARRAY_SIZE(mt8127_ies_set),
 .spec_pupd = mt8127_spec_pupd,
 .n_spec_pupd = ARRAY_SIZE(mt8127_spec_pupd),
 .spec_smt = mt8127_smt_set,
 .n_spec_smt = ARRAY_SIZE(mt8127_smt_set),
 .spec_pull_set = mtk_pctrl_spec_pull_set_samereg,
 .spec_ies_smt_set = mtk_pconf_spec_set_ies_smt_range,
 .dir_offset = 0x0000,
 .pullen_offset = 0x0100,
 .pullsel_offset = 0x0200,
 .dout_offset = 0x0400,
 .din_offset = 0x0500,
 .pinmux_offset = 0x0600,
 .type1_start = 143,
 .type1_end = 143,
 .port_shf = 4,
 .port_mask = 0xf,
 .port_align = 4,
 .mode_mask = 0xf,
 .mode_per_reg = 5,
 .mode_shf = 4,
 .eint_hw = {
  .port_mask = 7,
  .ports     = 6,
  .ap_num    = 143,
  .db_cnt    = 16,
  .db_time = debounce_time_mt2701,
 },
};

static const struct of_device_id mt8127_pctrl_match[] = {
 { .compatible = "mediatek,mt8127-pinctrl", .data = &mt8127_pinctrl_data },
 { }
};

static struct platform_driver mtk_pinctrl_driver = {
 .probe = mtk_pctrl_common_probe,
 .driver = {
  .name = "mediatek-mt8127-pinctrl",
  .of_match_table = mt8127_pctrl_match,
 },
};

static int __init mtk_pinctrl_init(void)
{
 return platform_driver_register(&mtk_pinctrl_driver);
}
arch_initcall(mtk_pinctrl_init);

Messung V0.5 in Prozent
C=96 H=100 G=97

¤ Dauer der Verarbeitung: 0.10 Sekunden  (vorverarbeitet am  2026-06-08) ¤

*© Formatika GbR, Deutschland






Wurzel

Suchen

Beweissystem der NASA

Beweissystem Isabelle

NIST Cobol Testsuite

Cephes Mathematical Library

Wiener Entwicklungsmethode

Haftungshinweis

Die Informationen auf dieser Webseite wurden nach bestem Wissen sorgfältig zusammengestellt. Es wird jedoch weder Vollständigkeit, noch Richtigkeit, noch Qualität der bereit gestellten Informationen zugesichert.

Bemerkung:

Die farbliche Syntaxdarstellung und die Messung sind noch experimentell.