Quelle  dma.h

/* SPDX-License-Identifier: GPL-2.0-only */
/*
 * Copyright (C) 2014 Felix Fietkau <nbd@openwrt.org>
 * Copyright (C) 2015 Jakub Kicinski <kubakici@wp.pl>
 */

#ifndef __MT7601U_DMA_H
#define __MT7601U_DMA_H

#include <linux/unaligned.h>
#include <linux/skbuff.h>

#define MT_DMA_HDR_LEN   4
#define MT_RX_INFO_LEN   4
#define MT_FCE_INFO_LEN   4
#define MT_DMA_HDRS   (MT_DMA_HDR_LEN + MT_RX_INFO_LEN)

/* Common Tx DMA descriptor fields */
#define MT_TXD_INFO_LEN   GENMASK(15, 0)
#define MT_TXD_INFO_D_PORT  GENMASK(29, 27)
#define MT_TXD_INFO_TYPE  GENMASK(31, 30)

enum mt76_msg_port {
 WLAN_PORT,
 CPU_RX_PORT,
 CPU_TX_PORT,
 HOST_PORT,
 VIRTUAL_CPU_RX_PORT,
 VIRTUAL_CPU_TX_PORT,
 DISCARD,
};

enum mt76_info_type {
 DMA_PACKET,
 DMA_COMMAND,
};

/* Tx DMA packet specific flags */
#define MT_TXD_PKT_INFO_NEXT_VLD BIT(16)
#define MT_TXD_PKT_INFO_TX_BURST BIT(17)
#define MT_TXD_PKT_INFO_80211  BIT(19)
#define MT_TXD_PKT_INFO_TSO  BIT(20)
#define MT_TXD_PKT_INFO_CSO  BIT(21)
#define MT_TXD_PKT_INFO_WIV  BIT(24)
#define MT_TXD_PKT_INFO_QSEL  GENMASK(26, 25)

enum mt76_qsel {
 MT_QSEL_MGMT,
 MT_QSEL_HCCA,
 MT_QSEL_EDCA,
 MT_QSEL_EDCA_2,
};

/* Tx DMA MCU command specific flags */
#define MT_TXD_CMD_INFO_SEQ  GENMASK(19, 16)
#define MT_TXD_CMD_INFO_TYPE  GENMASK(26, 20)

static inline int mt7601u_dma_skb_wrap(struct sk_buff *skb,
           enum mt76_msg_port d_port,
           enum mt76_info_type type, u32 flags)
{
 u32 info;

 /* Buffer layout:
 * |   4B   | xfer len |      pad       |  4B  |
 * | TXINFO | pkt/cmd  | zero pad to 4B | zero |
 *
 * length field of TXINFO should be set to 'xfer len'.
 */

 info = flags |
  FIELD_PREP(MT_TXD_INFO_LEN, round_up(skb->len, 4)) |
  FIELD_PREP(MT_TXD_INFO_D_PORT, d_port) |
  FIELD_PREP(MT_TXD_INFO_TYPE, type);

 put_unaligned_le32(info, skb_push(skb, sizeof(info)));
 return skb_put_padto(skb, round_up(skb->len, 4) + 4);
}

static inline int
mt7601u_dma_skb_wrap_pkt(struct sk_buff *skb, enum mt76_qsel qsel, u32 flags)
{
 flags |= FIELD_PREP(MT_TXD_PKT_INFO_QSEL, qsel);
 return mt7601u_dma_skb_wrap(skb, WLAN_PORT, DMA_PACKET, flags);
}

/* Common Rx DMA descriptor fields */
#define MT_RXD_INFO_LEN   GENMASK(13, 0)
#define MT_RXD_INFO_PCIE_INTR  BIT(24)
#define MT_RXD_INFO_QSEL  GENMASK(26, 25)
#define MT_RXD_INFO_PORT  GENMASK(29, 27)
#define MT_RXD_INFO_TYPE  GENMASK(31, 30)

/* Rx DMA packet specific flags */
#define MT_RXD_PKT_INFO_UDP_ERR  BIT(16)
#define MT_RXD_PKT_INFO_TCP_ERR  BIT(17)
#define MT_RXD_PKT_INFO_IP_ERR  BIT(18)
#define MT_RXD_PKT_INFO_PKT_80211 BIT(19)
#define MT_RXD_PKT_INFO_L3L4_DONE BIT(20)
#define MT_RXD_PKT_INFO_MAC_LEN  GENMASK(23, 21)

/* Rx DMA MCU command specific flags */
#define MT_RXD_CMD_INFO_SELF_GEN BIT(15)
#define MT_RXD_CMD_INFO_CMD_SEQ  GENMASK(19, 16)
#define MT_RXD_CMD_INFO_EVT_TYPE GENMASK(23, 20)

enum mt76_evt_type {
 CMD_DONE,
 CMD_ERROR,
 CMD_RETRY,
 EVENT_PWR_RSP,
 EVENT_WOW_RSP,
 EVENT_CARRIER_DETECT_RSP,
 EVENT_DFS_DETECT_RSP,
};

#endif