/* * Copyright 2012 Advanced Micro Devices, Inc. * * Permission is hereby granted, free of charge, to any person obtaining a * copy of this software and associated documentation files (the "Software"), * to deal in the Software without restriction, including without limitation * the rights to use, copy, modify, merge, publish, distribute, sublicense, * and/or sell copies of the Software, and to permit persons to whom the * Software is furnished to do so, subject to the following conditions: * * The above copyright notice and this permission notice shall be included in * all copies or substantial portions of the Software. * * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR * OTHER DEALINGS IN THE SOFTWARE. * static const u32 SECT_CONTEXT_def_1[] =// DB_RENDER_CONTROL // DB_COUNT_CONTROL // DB_DEPTH_VIEW // DB_RENDER_OVERRIDE // DB_RENDER_OVERRIDE2 // DB_HTILE_DATA_BASE // HOLE // HOLE // HOLE // HOLE // DB_STENCIL_CLEAR // DB_DEPTH_CLEAR // PA_SC_SCREEN_SCISSOR_TL // PA_SC_SCREEN_SCISSOR_BR // HOLE // HOLE // DB_Z_INFO // DB_STENCIL_INFO // DB_Z_READ_BASE // DB_STENCIL_READ_BASE // DB_Z_WRITE_BASE // DB_STENCIL_WRITE_BASE // DB_DEPTH_SIZE // DB_DEPTH_SLICE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // SQ_ALU_CONST_BUFFER_SIZE_PS_0 // SQ_ALU_CONST_BUFFER_SIZE_PS_1 // SQ_ALU_CONST_BUFFER_SIZE_PS_2 // SQ_ALU_CONST_BUFFER_SIZE_PS_3 // SQ_ALU_CONST_BUFFER_SIZE_PS_4 // SQ_ALU_CONST_BUFFER_SIZE_PS_5 // SQ_ALU_CONST_BUFFER_SIZE_PS_6 // SQ_ALU_CONST_BUFFER_SIZE_PS_7 // SQ_ALU_CONST_BUFFER_SIZE_PS_8 // SQ_ALU_CONST_BUFFER_SIZE_PS_9 // SQ_ALU_CONST_BUFFER_SIZE_PS_10 // SQ_ALU_CONST_BUFFER_SIZE_PS_11 // SQ_ALU_CONST_BUFFER_SIZE_PS_12 // SQ_ALU_CONST_BUFFER_SIZE_PS_13 // SQ_ALU_CONST_BUFFER_SIZE_PS_14 // SQ_ALU_CONST_BUFFER_SIZE_PS_15 // SQ_ALU_CONST_BUFFER_SIZE_VS_0 // SQ_ALU_CONST_BUFFER_SIZE_VS_1 // SQ_ALU_CONST_BUFFER_SIZE_VS_2 // SQ_ALU_CONST_BUFFER_SIZE_VS_3 // SQ_ALU_CONST_BUFFER_SIZE_VS_4 // SQ_ALU_CONST_BUFFER_SIZE_VS_5 // SQ_ALU_CONST_BUFFER_SIZE_VS_6 // SQ_ALU_CONST_BUFFER_SIZE_VS_7 // SQ_ALU_CONST_BUFFER_SIZE_VS_8 // SQ_ALU_CONST_BUFFER_SIZE_VS_9 // SQ_ALU_CONST_BUFFER_SIZE_VS_10 // SQ_ALU_CONST_BUFFER_SIZE_VS_11 // SQ_ALU_CONST_BUFFER_SIZE_VS_12 // SQ_ALU_CONST_BUFFER_SIZE_VS_13 // SQ_ALU_CONST_BUFFER_SIZE_VS_14 // SQ_ALU_CONST_BUFFER_SIZE_VS_15 // SQ_ALU_CONST_BUFFER_SIZE_GS_0 // SQ_ALU_CONST_BUFFER_SIZE_GS_1 // SQ_ALU_CONST_BUFFER_SIZE_GS_2 // SQ_ALU_CONST_BUFFER_SIZE_GS_3 // SQ_ALU_CONST_BUFFER_SIZE_GS_4 // SQ_ALU_CONST_BUFFER_SIZE_GS_5 // SQ_ALU_CONST_BUFFER_SIZE_GS_6 // SQ_ALU_CONST_BUFFER_SIZE_GS_7 // SQ_ALU_CONST_BUFFER_SIZE_GS_8 // SQ_ALU_CONST_BUFFER_SIZE_GS_9 // SQ_ALU_CONST_BUFFER_SIZE_GS_10 // SQ_ALU_CONST_BUFFER_SIZE_GS_11 // SQ_ALU_CONST_BUFFER_SIZE_GS_12 // SQ_ALU_CONST_BUFFER_SIZE_GS_13 // SQ_ALU_CONST_BUFFER_SIZE_GS_14 // SQ_ALU_CONST_BUFFER_SIZE_GS_15 // PA_SC_WINDOW_OFFSET // PA_SC_WINDOW_SCISSOR_TL // PA_SC_WINDOW_SCISSOR_BR // PA_SC_CLIPRECT_RULE // PA_SC_CLIPRECT_0_TL // PA_SC_CLIPRECT_0_BR // PA_SC_CLIPRECT_1_TL // PA_SC_CLIPRECT_1_BR // PA_SC_CLIPRECT_2_TL // PA_SC_CLIPRECT_2_BR // PA_SC_CLIPRECT_3_TL // PA_SC_CLIPRECT_3_BR // PA_SC_EDGERULE // PA_SU_HARDWARE_SCREEN_OFFSET // CB_TARGET_MASK // CB_SHADER_MASK // PA_SC_GENERIC_SCISSOR_TL // PA_SC_GENERIC_SCISSOR_BR // COHER_DEST_BASE_0 // COHER_DEST_BASE_1 // PA_SC_VPORT_SCISSOR_0_TL // PA_SC_VPORT_SCISSOR_0_BR // PA_SC_VPORT_SCISSOR_1_TL // PA_SC_VPORT_SCISSOR_1_BR // PA_SC_VPORT_SCISSOR_2_TL // PA_SC_VPORT_SCISSOR_2_BR // PA_SC_VPORT_SCISSOR_3_TL // PA_SC_VPORT_SCISSOR_3_BR // PA_SC_VPORT_SCISSOR_4_TL // PA_SC_VPORT_SCISSOR_4_BR // PA_SC_VPORT_SCISSOR_5_TL // PA_SC_VPORT_SCISSOR_5_BR // PA_SC_VPORT_SCISSOR_6_TL // PA_SC_VPORT_SCISSOR_6_BR // PA_SC_VPORT_SCISSOR_7_TL // PA_SC_VPORT_SCISSOR_7_BR // PA_SC_VPORT_SCISSOR_8_TL // PA_SC_VPORT_SCISSOR_8_BR // PA_SC_VPORT_SCISSOR_9_TL // PA_SC_VPORT_SCISSOR_9_BR // PA_SC_VPORT_SCISSOR_10_TL // PA_SC_VPORT_SCISSOR_10_BR // PA_SC_VPORT_SCISSOR_11_TL // PA_SC_VPORT_SCISSOR_11_BR // PA_SC_VPORT_SCISSOR_12_TL // PA_SC_VPORT_SCISSOR_12_BR // PA_SC_VPORT_SCISSOR_13_TL // PA_SC_VPORT_SCISSOR_13_BR // PA_SC_VPORT_SCISSOR_14_TL // PA_SC_VPORT_SCISSOR_14_BR // PA_SC_VPORT_SCISSOR_15_TL // PA_SC_VPORT_SCISSOR_15_BR // PA_SC_VPORT_ZMIN_0 // PA_SC_VPORT_ZMAX_0 // PA_SC_VPORT_ZMIN_1 // PA_SC_VPORT_ZMAX_1 // PA_SC_VPORT_ZMIN_2 // PA_SC_VPORT_ZMAX_2 // PA_SC_VPORT_ZMIN_3 // PA_SC_VPORT_ZMAX_3 // PA_SC_VPORT_ZMIN_4 // PA_SC_VPORT_ZMAX_4 // PA_SC_VPORT_ZMIN_5 // PA_SC_VPORT_ZMAX_5 // PA_SC_VPORT_ZMIN_6 // PA_SC_VPORT_ZMAX_6 // PA_SC_VPORT_ZMIN_7 // PA_SC_VPORT_ZMAX_7 // PA_SC_VPORT_ZMIN_8 // PA_SC_VPORT_ZMAX_8 // PA_SC_VPORT_ZMIN_9 // PA_SC_VPORT_ZMAX_9 // PA_SC_VPORT_ZMIN_10 // PA_SC_VPORT_ZMAX_10 // PA_SC_VPORT_ZMIN_11 // PA_SC_VPORT_ZMAX_11 // PA_SC_VPORT_ZMIN_12 // PA_SC_VPORT_ZMAX_12 // PA_SC_VPORT_ZMIN_13 // PA_SC_VPORT_ZMAX_13 // PA_SC_VPORT_ZMIN_14 // PA_SC_VPORT_ZMAX_14 // PA_SC_VPORT_ZMIN_15 // PA_SC_VPORT_ZMAX_15 // SX_MISC // SX_SURFACE_SYNC // CP_PERFMON_CNTX_CNTL // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // SQ_VTX_SEMANTIC_0 // SQ_VTX_SEMANTIC_1 // SQ_VTX_SEMANTIC_2 // SQ_VTX_SEMANTIC_3 // SQ_VTX_SEMANTIC_4 // SQ_VTX_SEMANTIC_5 // SQ_VTX_SEMANTIC_6 // SQ_VTX_SEMANTIC_7 // SQ_VTX_SEMANTIC_8 // SQ_VTX_SEMANTIC_9 // SQ_VTX_SEMANTIC_10 // SQ_VTX_SEMANTIC_11 // SQ_VTX_SEMANTIC_12 // SQ_VTX_SEMANTIC_13 // SQ_VTX_SEMANTIC_14 // SQ_VTX_SEMANTIC_15 // SQ_VTX_SEMANTIC_16 // SQ_VTX_SEMANTIC_17 // SQ_VTX_SEMANTIC_18 // SQ_VTX_SEMANTIC_19 // SQ_VTX_SEMANTIC_20 // SQ_VTX_SEMANTIC_21 // SQ_VTX_SEMANTIC_22 // SQ_VTX_SEMANTIC_23 // SQ_VTX_SEMANTIC_24 // SQ_VTX_SEMANTIC_25 // SQ_VTX_SEMANTIC_26 // SQ_VTX_SEMANTIC_27 // SQ_VTX_SEMANTIC_28 // SQ_VTX_SEMANTIC_29 // SQ_VTX_SEMANTIC_30 // SQ_VTX_SEMANTIC_31 // VGT_MAX_VTX_INDX // VGT_MIN_VTX_INDX // VGT_INDX_OFFSET // VGT_MULTI_PRIM_IB_RESET_INDX // SX_ALPHA_TEST_CONTROL // CB_BLEND_RED // CB_BLEND_GREEN // CB_BLEND_BLUE // CB_BLEND_ALPHA // HOLE // HOLE // HOLE // DB_STENCILREFMASK // DB_STENCILREFMASK_BF // SX_ALPHA_REF // PA_CL_VPORT_XSCALE // PA_CL_VPORT_XOFFSET // PA_CL_VPORT_YSCALE // PA_CL_VPORT_YOFFSET // PA_CL_VPORT_ZSCALE // PA_CL_VPORT_ZOFFSET // PA_CL_VPORT_XSCALE_1 // PA_CL_VPORT_XOFFSET_1 // PA_CL_VPORT_YSCALE_1 // PA_CL_VPORT_YOFFSET_1 // PA_CL_VPORT_ZSCALE_1 // PA_CL_VPORT_ZOFFSET_1 // PA_CL_VPORT_XSCALE_2 // PA_CL_VPORT_XOFFSET_2 // PA_CL_VPORT_YSCALE_2 // PA_CL_VPORT_YOFFSET_2 // PA_CL_VPORT_ZSCALE_2 // PA_CL_VPORT_ZOFFSET_2 // PA_CL_VPORT_XSCALE_3 // PA_CL_VPORT_XOFFSET_3 // PA_CL_VPORT_YSCALE_3 // PA_CL_VPORT_YOFFSET_3 // PA_CL_VPORT_ZSCALE_3 // PA_CL_VPORT_ZOFFSET_3 // PA_CL_VPORT_XSCALE_4 // PA_CL_VPORT_XOFFSET_4 // PA_CL_VPORT_YSCALE_4 // PA_CL_VPORT_YOFFSET_4 // PA_CL_VPORT_ZSCALE_4 // PA_CL_VPORT_ZOFFSET_4 // PA_CL_VPORT_XSCALE_5 // PA_CL_VPORT_XOFFSET_5 // PA_CL_VPORT_YSCALE_5 // PA_CL_VPORT_YOFFSET_5 // PA_CL_VPORT_ZSCALE_5 // PA_CL_VPORT_ZOFFSET_5 // PA_CL_VPORT_XSCALE_6 // PA_CL_VPORT_XOFFSET_6 // PA_CL_VPORT_YSCALE_6 // PA_CL_VPORT_YOFFSET_6 // PA_CL_VPORT_ZSCALE_6 // PA_CL_VPORT_ZOFFSET_6 // PA_CL_VPORT_XSCALE_7 // PA_CL_VPORT_XOFFSET_7 // PA_CL_VPORT_YSCALE_7 // PA_CL_VPORT_YOFFSET_7 // PA_CL_VPORT_ZSCALE_7 // PA_CL_VPORT_ZOFFSET_7 // PA_CL_VPORT_XSCALE_8 // PA_CL_VPORT_XOFFSET_8 // PA_CL_VPORT_YSCALE_8 // PA_CL_VPORT_YOFFSET_8 // PA_CL_VPORT_ZSCALE_8 // PA_CL_VPORT_ZOFFSET_8 // PA_CL_VPORT_XSCALE_9 // PA_CL_VPORT_XOFFSET_9 // PA_CL_VPORT_YSCALE_9 // PA_CL_VPORT_YOFFSET_9 // PA_CL_VPORT_ZSCALE_9 // PA_CL_VPORT_ZOFFSET_9 // PA_CL_VPORT_XSCALE_10 // PA_CL_VPORT_XOFFSET_10 // PA_CL_VPORT_YSCALE_10 // PA_CL_VPORT_YOFFSET_10 // PA_CL_VPORT_ZSCALE_10 // PA_CL_VPORT_ZOFFSET_10 // PA_CL_VPORT_XSCALE_11 // PA_CL_VPORT_XOFFSET_11 // PA_CL_VPORT_YSCALE_11 // PA_CL_VPORT_YOFFSET_11 // PA_CL_VPORT_ZSCALE_11 // PA_CL_VPORT_ZOFFSET_11 // PA_CL_VPORT_XSCALE_12 // PA_CL_VPORT_XOFFSET_12 // PA_CL_VPORT_YSCALE_12 // PA_CL_VPORT_YOFFSET_12 // PA_CL_VPORT_ZSCALE_12 // PA_CL_VPORT_ZOFFSET_12 // PA_CL_VPORT_XSCALE_13 // PA_CL_VPORT_XOFFSET_13 // PA_CL_VPORT_YSCALE_13 // PA_CL_VPORT_YOFFSET_13 // PA_CL_VPORT_ZSCALE_13 // PA_CL_VPORT_ZOFFSET_13 // PA_CL_VPORT_XSCALE_14 // PA_CL_VPORT_XOFFSET_14 // PA_CL_VPORT_YSCALE_14 // PA_CL_VPORT_YOFFSET_14 // PA_CL_VPORT_ZSCALE_14 // PA_CL_VPORT_ZOFFSET_14 // PA_CL_VPORT_XSCALE_15 // PA_CL_VPORT_XOFFSET_15 // PA_CL_VPORT_YSCALE_15 // PA_CL_VPORT_YOFFSET_15 // PA_CL_VPORT_ZSCALE_15 // PA_CL_VPORT_ZOFFSET_15 // PA_CL_UCP_0_X // PA_CL_UCP_0_Y // PA_CL_UCP_0_Z // PA_CL_UCP_0_W // PA_CL_UCP_1_X // PA_CL_UCP_1_Y // PA_CL_UCP_1_Z // PA_CL_UCP_1_W // PA_CL_UCP_2_X // PA_CL_UCP_2_Y // PA_CL_UCP_2_Z // PA_CL_UCP_2_W // PA_CL_UCP_3_X // PA_CL_UCP_3_Y // PA_CL_UCP_3_Z // PA_CL_UCP_3_W // PA_CL_UCP_4_X // PA_CL_UCP_4_Y // PA_CL_UCP_4_Z // PA_CL_UCP_4_W // PA_CL_UCP_5_X // PA_CL_UCP_5_Y // PA_CL_UCP_5_Z // PA_CL_UCP_5_W // SPI_VS_OUT_ID_0 // SPI_VS_OUT_ID_1 // SPI_VS_OUT_ID_2 // SPI_VS_OUT_ID_3 // SPI_VS_OUT_ID_4 // SPI_VS_OUT_ID_5 // SPI_VS_OUT_ID_6 // SPI_VS_OUT_ID_7 // SPI_VS_OUT_ID_8 // SPI_VS_OUT_ID_9 // SPI_PS_INPUT_CNTL_0 // SPI_PS_INPUT_CNTL_1 // SPI_PS_INPUT_CNTL_2 // SPI_PS_INPUT_CNTL_3 // SPI_PS_INPUT_CNTL_4 // SPI_PS_INPUT_CNTL_5 // SPI_PS_INPUT_CNTL_6 // SPI_PS_INPUT_CNTL_7 // SPI_PS_INPUT_CNTL_8 // SPI_PS_INPUT_CNTL_9 // SPI_PS_INPUT_CNTL_10 // SPI_PS_INPUT_CNTL_11 // SPI_PS_INPUT_CNTL_12 // SPI_PS_INPUT_CNTL_13 // SPI_PS_INPUT_CNTL_14 // SPI_PS_INPUT_CNTL_15 // SPI_PS_INPUT_CNTL_16 // SPI_PS_INPUT_CNTL_17 // SPI_PS_INPUT_CNTL_18 // SPI_PS_INPUT_CNTL_19 // SPI_PS_INPUT_CNTL_20 // SPI_PS_INPUT_CNTL_21 // SPI_PS_INPUT_CNTL_22 // SPI_PS_INPUT_CNTL_23 // SPI_PS_INPUT_CNTL_24 // SPI_PS_INPUT_CNTL_25 // SPI_PS_INPUT_CNTL_26 // SPI_PS_INPUT_CNTL_27 // SPI_PS_INPUT_CNTL_28 // SPI_PS_INPUT_CNTL_29 // SPI_PS_INPUT_CNTL_30 // SPI_PS_INPUT_CNTL_31 // SPI_VS_OUT_CONFIG // SPI_THREAD_GROUPING // SPI_PS_IN_CONTROL_0 // SPI_PS_IN_CONTROL_1 // SPI_INTERP_CONTROL_0 // SPI_INPUT_Z // SPI_FOG_CNTL // SPI_BARYC_CNTL // SPI_PS_IN_CONTROL_2 // SPI_COMPUTE_INPUT_CNTL // SPI_COMPUTE_NUM_THREAD_X // SPI_COMPUTE_NUM_THREAD_Y // SPI_COMPUTE_NUM_THREAD_Z // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // GDS_ADDR_BASE // GDS_ADDR_SIZE // GDS_ORDERED_WAVE_PER_SE // GDS_APPEND_CONSUME_UAV0 // GDS_APPEND_CONSUME_UAV1 // GDS_APPEND_CONSUME_UAV2 // GDS_APPEND_CONSUME_UAV3 // GDS_APPEND_CONSUME_UAV4 // GDS_APPEND_CONSUME_UAV5 // GDS_APPEND_CONSUME_UAV6 // GDS_APPEND_CONSUME_UAV7 // GDS_APPEND_CONSUME_UAV8 // GDS_APPEND_CONSUME_UAV9 // GDS_APPEND_CONSUME_UAV10 // GDS_APPEND_CONSUME_UAV11 // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // CB_BLEND0_CONTROL // CB_BLEND1_CONTROL // CB_BLEND2_CONTROL // CB_BLEND3_CONTROL // CB_BLEND4_CONTROL // CB_BLEND5_CONTROL // CB_BLEND6_CONTROL // CB_BLEND7_CONTROL static const u32 SECT_CONTEXT_def_2[] =// PA_CL_POINT_X_RAD // PA_CL_POINT_Y_RAD // PA_CL_POINT_SIZE // PA_CL_POINT_CULL_RAD // VGT_DMA_BASE_HI // VGT_DMA_BASE static const u32 SECT_CONTEXT_def_3[] =// DB_DEPTH_CONTROL // HOLE // CB_COLOR_CONTROL // DB_SHADER_CONTROL // PA_CL_CLIP_CNTL // PA_SU_SC_MODE_CNTL // PA_CL_VTE_CNTL // PA_CL_VS_OUT_CNTL // PA_CL_NANINF_CNTL // PA_SU_LINE_STIPPLE_CNTL // PA_SU_LINE_STIPPLE_SCALE // PA_SU_PRIM_FILTER_CNTL // SQ_LSTMP_RING_ITEMSIZE // SQ_HSTMP_RING_ITEMSIZE // SQ_DYN_GPR_RESOURCE_LIMIT_1 // HOLE // SQ_PGM_START_PS // SQ_PGM_RESOURCES_PS // SQ_PGM_RESOURCES_2_PS // SQ_PGM_EXPORTS_PS // HOLE // HOLE // HOLE // SQ_PGM_START_VS // SQ_PGM_RESOURCES_VS // SQ_PGM_RESOURCES_2_VS // HOLE // HOLE // HOLE // SQ_PGM_START_GS // SQ_PGM_RESOURCES_GS // SQ_PGM_RESOURCES_2_GS // HOLE // HOLE // HOLE // SQ_PGM_START_ES // SQ_PGM_RESOURCES_ES // SQ_PGM_RESOURCES_2_ES // HOLE // HOLE // HOLE // SQ_PGM_START_FS // SQ_PGM_RESOURCES_FS // HOLE // HOLE // HOLE // SQ_PGM_START_HS // SQ_PGM_RESOURCES_HS // SQ_PGM_RESOURCES_2_HS // HOLE // HOLE // HOLE // SQ_PGM_START_LS // SQ_PGM_RESOURCES_LS // SQ_PGM_RESOURCES_2_LS static const u32 SECT_CONTEXT_def_4[] =// SQ_LDS_ALLOC // SQ_LDS_ALLOC_PS // SQ_VTX_SEMANTIC_CLEAR // HOLE // SQ_THREAD_TRACE_CTRL // HOLE // SQ_ESGS_RING_ITEMSIZE // SQ_GSVS_RING_ITEMSIZE // SQ_ESTMP_RING_ITEMSIZE // SQ_GSTMP_RING_ITEMSIZE // SQ_VSTMP_RING_ITEMSIZE // SQ_PSTMP_RING_ITEMSIZE // HOLE // SQ_GS_VERT_ITEMSIZE // SQ_GS_VERT_ITEMSIZE_1 // SQ_GS_VERT_ITEMSIZE_2 // SQ_GS_VERT_ITEMSIZE_3 // SQ_GSVS_RING_OFFSET_1 // SQ_GSVS_RING_OFFSET_2 // SQ_GSVS_RING_OFFSET_3 // HOLE // HOLE // SQ_ALU_CONST_CACHE_PS_0 // SQ_ALU_CONST_CACHE_PS_1 // SQ_ALU_CONST_CACHE_PS_2 // SQ_ALU_CONST_CACHE_PS_3 // SQ_ALU_CONST_CACHE_PS_4 // SQ_ALU_CONST_CACHE_PS_5 // SQ_ALU_CONST_CACHE_PS_6 // SQ_ALU_CONST_CACHE_PS_7 // SQ_ALU_CONST_CACHE_PS_8 // SQ_ALU_CONST_CACHE_PS_9 // SQ_ALU_CONST_CACHE_PS_10 // SQ_ALU_CONST_CACHE_PS_11 // SQ_ALU_CONST_CACHE_PS_12 // SQ_ALU_CONST_CACHE_PS_13 // SQ_ALU_CONST_CACHE_PS_14 // SQ_ALU_CONST_CACHE_PS_15 // SQ_ALU_CONST_CACHE_VS_0 // SQ_ALU_CONST_CACHE_VS_1 // SQ_ALU_CONST_CACHE_VS_2 // SQ_ALU_CONST_CACHE_VS_3 // SQ_ALU_CONST_CACHE_VS_4 // SQ_ALU_CONST_CACHE_VS_5 // SQ_ALU_CONST_CACHE_VS_6 // SQ_ALU_CONST_CACHE_VS_7 // SQ_ALU_CONST_CACHE_VS_8 // SQ_ALU_CONST_CACHE_VS_9 // SQ_ALU_CONST_CACHE_VS_10 // SQ_ALU_CONST_CACHE_VS_11 // SQ_ALU_CONST_CACHE_VS_12 // SQ_ALU_CONST_CACHE_VS_13 // SQ_ALU_CONST_CACHE_VS_14 // SQ_ALU_CONST_CACHE_VS_15 // SQ_ALU_CONST_CACHE_GS_0 // SQ_ALU_CONST_CACHE_GS_1 // SQ_ALU_CONST_CACHE_GS_2 // SQ_ALU_CONST_CACHE_GS_3 // SQ_ALU_CONST_CACHE_GS_4 // SQ_ALU_CONST_CACHE_GS_5 // SQ_ALU_CONST_CACHE_GS_6 // SQ_ALU_CONST_CACHE_GS_7 // SQ_ALU_CONST_CACHE_GS_8 // SQ_ALU_CONST_CACHE_GS_9 // SQ_ALU_CONST_CACHE_GS_10 // SQ_ALU_CONST_CACHE_GS_11 // SQ_ALU_CONST_CACHE_GS_12 // SQ_ALU_CONST_CACHE_GS_13 // SQ_ALU_CONST_CACHE_GS_14 // SQ_ALU_CONST_CACHE_GS_15 // PA_SU_POINT_SIZE // PA_SU_POINT_MINMAX // PA_SU_LINE_CNTL // PA_SC_LINE_STIPPLE // VGT_OUTPUT_PATH_CNTL // VGT_HOS_CNTL // VGT_HOS_MAX_TESS_LEVEL // VGT_HOS_MIN_TESS_LEVEL // VGT_HOS_REUSE_DEPTH // VGT_GROUP_PRIM_TYPE // VGT_GROUP_FIRST_DECR // VGT_GROUP_DECR // VGT_GROUP_VECT_0_CNTL // VGT_GROUP_VECT_1_CNTL // VGT_GROUP_VECT_0_FMT_CNTL // VGT_GROUP_VECT_1_FMT_CNTL // VGT_GS_MODE // HOLE // PA_SC_MODE_CNTL_0 // PA_SC_MODE_CNTL_1 // VGT_ENHANCE // VGT_GS_PER_ES // VGT_ES_PER_GS // VGT_GS_PER_VS // HOLE // HOLE // HOLE // VGT_GS_OUT_PRIM_TYPE static const u32 SECT_CONTEXT_def_5[] =// VGT_DMA_MAX_SIZE // VGT_DMA_INDEX_TYPE // HOLE // VGT_PRIMITIVEID_EN // VGT_DMA_NUM_INSTANCES static const u32 SECT_CONTEXT_def_6[] =// VGT_MULTI_PRIM_IB_RESET_EN // HOLE // HOLE // VGT_INSTANCE_STEP_RATE_0 // VGT_INSTANCE_STEP_RATE_1 // HOLE // HOLE // HOLE // VGT_REUSE_OFF // VGT_VTX_CNT_EN // DB_HTILE_SURFACE // DB_SRESULTS_COMPARE_STATE0 // DB_SRESULTS_COMPARE_STATE1 // DB_PRELOAD_CONTROL // HOLE // VGT_STRMOUT_BUFFER_SIZE_0 // VGT_STRMOUT_VTX_STRIDE_0 // VGT_STRMOUT_BUFFER_BASE_0 // VGT_STRMOUT_BUFFER_OFFSET_0 // VGT_STRMOUT_BUFFER_SIZE_1 // VGT_STRMOUT_VTX_STRIDE_1 // VGT_STRMOUT_BUFFER_BASE_1 // VGT_STRMOUT_BUFFER_OFFSET_1 // VGT_STRMOUT_BUFFER_SIZE_2 // VGT_STRMOUT_VTX_STRIDE_2 // VGT_STRMOUT_BUFFER_BASE_2 // VGT_STRMOUT_BUFFER_OFFSET_2 // VGT_STRMOUT_BUFFER_SIZE_3 // VGT_STRMOUT_VTX_STRIDE_3 // VGT_STRMOUT_BUFFER_BASE_3 // VGT_STRMOUT_BUFFER_OFFSET_3 // VGT_STRMOUT_BASE_OFFSET_0 // VGT_STRMOUT_BASE_OFFSET_1 // VGT_STRMOUT_BASE_OFFSET_2 // VGT_STRMOUT_BASE_OFFSET_3 // HOLE // HOLE // VGT_STRMOUT_DRAW_OPAQUE_OFFSET // VGT_STRMOUT_DRAW_OPAQUE_BUFFER_FILLED_SIZE // VGT_STRMOUT_DRAW_OPAQUE_VERTEX_STRIDE // HOLE // VGT_GS_MAX_VERT_OUT // HOLE // HOLE // VGT_STRMOUT_BASE_OFFSET_HI_0 // VGT_STRMOUT_BASE_OFFSET_HI_1 // VGT_STRMOUT_BASE_OFFSET_HI_2 // VGT_STRMOUT_BASE_OFFSET_HI_3 // VGT_SHADER_STAGES_EN // VGT_LS_HS_CONFIG // VGT_LS_SIZE // VGT_HS_SIZE // VGT_LS_HS_ALLOC // VGT_HS_PATCH_CONST // VGT_TF_PARAM // DB_ALPHA_TO_MASK static const u32 SECT_CONTEXT_def_7[] =// PA_SU_POLY_OFFSET_DB_FMT_CNTL // PA_SU_POLY_OFFSET_CLAMP // PA_SU_POLY_OFFSET_FRONT_SCALE // PA_SU_POLY_OFFSET_FRONT_OFFSET // PA_SU_POLY_OFFSET_BACK_SCALE // PA_SU_POLY_OFFSET_BACK_OFFSET // VGT_GS_INSTANCE_CNT // VGT_STRMOUT_CONFIG // VGT_STRMOUT_BUFFER_CONFIG // CB_IMMED0_BASE // CB_IMMED1_BASE // CB_IMMED2_BASE // CB_IMMED3_BASE // CB_IMMED4_BASE // CB_IMMED5_BASE // CB_IMMED6_BASE // CB_IMMED7_BASE // CB_IMMED8_BASE // CB_IMMED9_BASE // CB_IMMED10_BASE // CB_IMMED11_BASE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // PA_SC_LINE_CNTL // PA_SC_AA_CONFIG // PA_SU_VTX_CNTL // PA_CL_GB_VERT_CLIP_ADJ // PA_CL_GB_VERT_DISC_ADJ // PA_CL_GB_HORZ_CLIP_ADJ // PA_CL_GB_HORZ_DISC_ADJ // PA_SC_AA_SAMPLE_LOCS_0 // PA_SC_AA_SAMPLE_LOCS_1 // PA_SC_AA_SAMPLE_LOCS_2 // PA_SC_AA_SAMPLE_LOCS_3 // PA_SC_AA_SAMPLE_LOCS_4 // PA_SC_AA_SAMPLE_LOCS_5 // PA_SC_AA_SAMPLE_LOCS_6 // PA_SC_AA_SAMPLE_LOCS_7 // PA_SC_AA_MASK // CB_CLRCMP_CONTROL // CB_CLRCMP_SRC // CB_CLRCMP_DST // CB_CLRCMP_MSK // HOLE // HOLE // VGT_VERTEX_REUSE_BLOCK_CNTL // VGT_OUT_DEALLOC_CNTL // CB_COLOR0_BASE // CB_COLOR0_PITCH // CB_COLOR0_SLICE // CB_COLOR0_VIEW // CB_COLOR0_INFO // CB_COLOR0_ATTRIB // CB_COLOR0_DIM // CB_COLOR0_CMASK // CB_COLOR0_CMASK_SLICE // CB_COLOR0_FMASK // CB_COLOR0_FMASK_SLICE // CB_COLOR0_CLEAR_WORD0 // CB_COLOR0_CLEAR_WORD1 // CB_COLOR0_CLEAR_WORD2 // CB_COLOR0_CLEAR_WORD3 // CB_COLOR1_BASE // CB_COLOR1_PITCH // CB_COLOR1_SLICE // CB_COLOR1_VIEW // CB_COLOR1_INFO // CB_COLOR1_ATTRIB // CB_COLOR1_DIM // CB_COLOR1_CMASK // CB_COLOR1_CMASK_SLICE // CB_COLOR1_FMASK // CB_COLOR1_FMASK_SLICE // CB_COLOR1_CLEAR_WORD0 // CB_COLOR1_CLEAR_WORD1 // CB_COLOR1_CLEAR_WORD2 // CB_COLOR1_CLEAR_WORD3 // CB_COLOR2_BASE // CB_COLOR2_PITCH // CB_COLOR2_SLICE // CB_COLOR2_VIEW // CB_COLOR2_INFO // CB_COLOR2_ATTRIB // CB_COLOR2_DIM // CB_COLOR2_CMASK // CB_COLOR2_CMASK_SLICE // CB_COLOR2_FMASK // CB_COLOR2_FMASK_SLICE // CB_COLOR2_CLEAR_WORD0 // CB_COLOR2_CLEAR_WORD1 // CB_COLOR2_CLEAR_WORD2 // CB_COLOR2_CLEAR_WORD3 // CB_COLOR3_BASE // CB_COLOR3_PITCH // CB_COLOR3_SLICE // CB_COLOR3_VIEW // CB_COLOR3_INFO // CB_COLOR3_ATTRIB // CB_COLOR3_DIM // CB_COLOR3_CMASK // CB_COLOR3_CMASK_SLICE // CB_COLOR3_FMASK // CB_COLOR3_FMASK_SLICE // CB_COLOR3_CLEAR_WORD0 // CB_COLOR3_CLEAR_WORD1 // CB_COLOR3_CLEAR_WORD2 // CB_COLOR3_CLEAR_WORD3 // CB_COLOR4_BASE // CB_COLOR4_PITCH // CB_COLOR4_SLICE // CB_COLOR4_VIEW // CB_COLOR4_INFO // CB_COLOR4_ATTRIB // CB_COLOR4_DIM // CB_COLOR4_CMASK // CB_COLOR4_CMASK_SLICE // CB_COLOR4_FMASK // CB_COLOR4_FMASK_SLICE // CB_COLOR4_CLEAR_WORD0 // CB_COLOR4_CLEAR_WORD1 // CB_COLOR4_CLEAR_WORD2 // CB_COLOR4_CLEAR_WORD3 // CB_COLOR5_BASE // CB_COLOR5_PITCH // CB_COLOR5_SLICE // CB_COLOR5_VIEW // CB_COLOR5_INFO // CB_COLOR5_ATTRIB // CB_COLOR5_DIM // CB_COLOR5_CMASK // CB_COLOR5_CMASK_SLICE // CB_COLOR5_FMASK // CB_COLOR5_FMASK_SLICE // CB_COLOR5_CLEAR_WORD0 // CB_COLOR5_CLEAR_WORD1 // CB_COLOR5_CLEAR_WORD2 // CB_COLOR5_CLEAR_WORD3 // CB_COLOR6_BASE // CB_COLOR6_PITCH // CB_COLOR6_SLICE // CB_COLOR6_VIEW // CB_COLOR6_INFO // CB_COLOR6_ATTRIB // CB_COLOR6_DIM // CB_COLOR6_CMASK // CB_COLOR6_CMASK_SLICE // CB_COLOR6_FMASK // CB_COLOR6_FMASK_SLICE // CB_COLOR6_CLEAR_WORD0 // CB_COLOR6_CLEAR_WORD1 // CB_COLOR6_CLEAR_WORD2 // CB_COLOR6_CLEAR_WORD3 // CB_COLOR7_BASE // CB_COLOR7_PITCH // CB_COLOR7_SLICE // CB_COLOR7_VIEW // CB_COLOR7_INFO // CB_COLOR7_ATTRIB // CB_COLOR7_DIM // CB_COLOR7_CMASK // CB_COLOR7_CMASK_SLICE // CB_COLOR7_FMASK // CB_COLOR7_FMASK_SLICE // CB_COLOR7_CLEAR_WORD0 // CB_COLOR7_CLEAR_WORD1 // CB_COLOR7_CLEAR_WORD2 // CB_COLOR7_CLEAR_WORD3 // CB_COLOR8_BASE // CB_COLOR8_PITCH // CB_COLOR8_SLICE // CB_COLOR8_VIEW // CB_COLOR8_INFO // CB_COLOR8_ATTRIB // CB_COLOR8_DIM // CB_COLOR9_BASE // CB_COLOR9_PITCH // CB_COLOR9_SLICE // CB_COLOR9_VIEW // CB_COLOR9_INFO // CB_COLOR9_ATTRIB // CB_COLOR9_DIM // CB_COLOR10_BASE // CB_COLOR10_PITCH // CB_COLOR10_SLICE // CB_COLOR10_VIEW // CB_COLOR10_INFO // CB_COLOR10_ATTRIB // CB_COLOR10_DIM // CB_COLOR11_BASE // CB_COLOR11_PITCH // CB_COLOR11_SLICE // CB_COLOR11_VIEW // CB_COLOR11_INFO // CB_COLOR11_ATTRIB // CB_COLOR11_DIM // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // HOLE // SQ_ALU_CONST_CACHE_HS_0 // SQ_ALU_CONST_CACHE_HS_1 // SQ_ALU_CONST_CACHE_HS_2 // SQ_ALU_CONST_CACHE_HS_3 // SQ_ALU_CONST_CACHE_HS_4 // SQ_ALU_CONST_CACHE_HS_5 // SQ_ALU_CONST_CACHE_HS_6 // SQ_ALU_CONST_CACHE_HS_7 // SQ_ALU_CONST_CACHE_HS_8 // SQ_ALU_CONST_CACHE_HS_9 // SQ_ALU_CONST_CACHE_HS_10 // SQ_ALU_CONST_CACHE_HS_11 // SQ_ALU_CONST_CACHE_HS_12 // SQ_ALU_CONST_CACHE_HS_13 // SQ_ALU_CONST_CACHE_HS_14 // SQ_ALU_CONST_CACHE_HS_15 // SQ_ALU_CONST_CACHE_LS_0 // SQ_ALU_CONST_CACHE_LS_1 // SQ_ALU_CONST_CACHE_LS_2 // SQ_ALU_CONST_CACHE_LS_3 // SQ_ALU_CONST_CACHE_LS_4 // SQ_ALU_CONST_CACHE_LS_5 // SQ_ALU_CONST_CACHE_LS_6 // SQ_ALU_CONST_CACHE_LS_7 // SQ_ALU_CONST_CACHE_LS_8 // SQ_ALU_CONST_CACHE_LS_9 // SQ_ALU_CONST_CACHE_LS_10 // SQ_ALU_CONST_CACHE_LS_11 // SQ_ALU_CONST_CACHE_LS_12 // SQ_ALU_CONST_CACHE_LS_13 // SQ_ALU_CONST_CACHE_LS_14 // SQ_ALU_CONST_CACHE_LS_15 // SQ_ALU_CONST_BUFFER_SIZE_HS_0 // SQ_ALU_CONST_BUFFER_SIZE_HS_1 // SQ_ALU_CONST_BUFFER_SIZE_HS_2 // SQ_ALU_CONST_BUFFER_SIZE_HS_3 // SQ_ALU_CONST_BUFFER_SIZE_HS_4 // SQ_ALU_CONST_BUFFER_SIZE_HS_5 // SQ_ALU_CONST_BUFFER_SIZE_HS_6 // SQ_ALU_CONST_BUFFER_SIZE_HS_7 // SQ_ALU_CONST_BUFFER_SIZE_HS_8 // SQ_ALU_CONST_BUFFER_SIZE_HS_9 // SQ_ALU_CONST_BUFFER_SIZE_HS_10 // SQ_ALU_CONST_BUFFER_SIZE_HS_11 // SQ_ALU_CONST_BUFFER_SIZE_HS_12 // SQ_ALU_CONST_BUFFER_SIZE_HS_13 // SQ_ALU_CONST_BUFFER_SIZE_HS_14 // SQ_ALU_CONST_BUFFER_SIZE_HS_15 // SQ_ALU_CONST_BUFFER_SIZE_LS_0 // SQ_ALU_CONST_BUFFER_SIZE_LS_1 // SQ_ALU_CONST_BUFFER_SIZE_LS_2 // SQ_ALU_CONST_BUFFER_SIZE_LS_3 // SQ_ALU_CONST_BUFFER_SIZE_LS_4 // SQ_ALU_CONST_BUFFER_SIZE_LS_5 // SQ_ALU_CONST_BUFFER_SIZE_LS_6 // SQ_ALU_CONST_BUFFER_SIZE_LS_7 // SQ_ALU_CONST_BUFFER_SIZE_LS_8 // SQ_ALU_CONST_BUFFER_SIZE_LS_9 // SQ_ALU_CONST_BUFFER_SIZE_LS_10 // SQ_ALU_CONST_BUFFER_SIZE_LS_11 // SQ_ALU_CONST_BUFFER_SIZE_LS_12 // SQ_ALU_CONST_BUFFER_SIZE_LS_13 // SQ_ALU_CONST_BUFFER_SIZE_LS_14 // SQ_ALU_CONST_BUFFER_SIZE_LS_15 static const struct cs_extent_def SECT_CONTEXT_defs[] =static const u32 SECT_CLEAR_def_1[] =// SQ_TEX_SAMPLER_CLEAR // SQ_TEX_RESOURCE_CLEAR // SQ_LOOP_BOOL_CLEAR static const struct cs_extent_def SECT_CLEAR_defs[] =static const u32 SECT_CTRLCONST_def_1[] =// SQ_VTX_BASE_VTX_LOC // SQ_VTX_START_INST_LOC static const struct cs_extent_def SECT_CTRLCONST_defs[] =static const struct cs_section_def evergreen_cs_data[] = {
Messung V0.5 C=8 H=100 G=70
¤ Dauer der Verarbeitung: 0.19 Sekunden
(vorverarbeitet)
¤ *© Formatika GbR, Deutschland
