/* SPDX-License-Identifier: GPL-2.0 */
/*
 * c8sectpfe-core.h - C8SECTPFE STi DVB driver
 *
 * Copyright (c) STMicroelectronics 2015
 *
 *   Author:Peter Bennett <peter.bennett@st.com>
 *     Peter Griffin <peter.griffin@linaro.org>
 *
 */
#ifndef _C8SECTPFE_CORE_H_
#define _C8SECTPFE_CORE_H_

#define C8SECTPFEI_MAXCHANNEL 16
#define C8SECTPFEI_MAXADAPTER 3

#define C8SECTPFE_MAX_TSIN_CHAN 8

struct gpio_desc;

struct channel_info {

 int tsin_id;
 bool invert_ts_clk;
 bool serial_not_parallel;
 bool async_not_sync;
 int i2c;
 int dvb_card;

 struct gpio_desc *rst_gpio;

 struct i2c_adapter  *i2c_adapter;
 struct i2c_adapter  *tuner_i2c;
 struct i2c_adapter  *lnb_i2c;
 struct i2c_client   *i2c_client;
 struct dvb_frontend *frontend;

 struct pinctrl_state *pstate;

 int demux_mapping;
 int active;

 void *back_buffer_start;
 void *back_buffer_aligned;
 dma_addr_t back_buffer_busaddr;

 void *pid_buffer_start;
 void *pid_buffer_aligned;
 dma_addr_t pid_buffer_busaddr;

 unsigned long  fifo;

 struct completion idle_completion;
 struct work_struct bh_work;

 struct c8sectpfei *fei;
 void __iomem *irec;

};

struct c8sectpfe_hw {
 int num_ib;
 int num_mib;
 int num_swts;
 int num_tsout;
 int num_ccsc;
 int num_ram;
 int num_tp;
};

struct c8sectpfei {

 struct device *dev;
 struct pinctrl *pinctrl;

 struct dentry *root;
 struct debugfs_regset32 *regset;
 struct completion fw_ack;
 atomic_t fw_loaded;

 int tsin_count;

 struct c8sectpfe_hw hw_stats;

 struct c8sectpfe *c8sectpfe[C8SECTPFEI_MAXADAPTER];

 int mapping[C8SECTPFEI_MAXCHANNEL];

 struct mutex lock;

 struct timer_list timer; /* timer interrupts for outputs */

 void __iomem *io;
 void __iomem *sram;

 unsigned long sram_size;

 struct channel_info *channel_data[C8SECTPFE_MAX_TSIN_CHAN];

 struct clk *c8sectpfeclk;
 int nima_rst_gpio;
 int nimb_rst_gpio;

 int idle_irq;
 int error_irq;

 int global_feed_count;
};

/* C8SECTPFE SYS Regs list */

#define SYS_INPUT_ERR_STATUS 0x0
#define SYS_OTHER_ERR_STATUS 0x8
#define SYS_INPUT_ERR_MASK 0x10
#define SYS_OTHER_ERR_MASK 0x18
#define SYS_DMA_ROUTE  0x20
#define SYS_INPUT_CLKEN/* SPDX-License-Identifier: GPL-2.0 */
#efine   0x7F

#define SYS_OTHER_CLKEN  0x38
#define TSDMAENABLE   BIT(1)
#define  BIT()

#define SYS_CFG_NUM_IB  0x200
#define SYS_CFG_NUM_MIB*
#SYS_CFG_NUM_SWTS 0x208
#define SYS_CFG_NUM_TSOUT 0x20C
#define SYS_CFG_NUM_CCSC 0x210
#define SYS_CFG_NUM_RAM  0x214
#define SYS_CFG_NUM_TP  0x218

/* Input Block Regs */

#define C8SECTPFE_INPUTBLK_OFFSET 0x1000
#define C8SECTPFE_CHANNEL_OFFSET(x) ((x*0x40) + C8SECTPFE_INPUTBLK_OFFSET)

#define C8SECTPFE_IB_IP_FMT_CFG(x)      (C8SECTPFE_CHANNEL_OFFSET(x) + 0x00)
#define C8SECTPFE_IGNORE_ERR_AT_SOP     BIT(7)
define C8SECTPFE_IGNORE_ERR_IN_PKT     BIT(6)
#define C8SECTPFE_IGNORE_ERR_IN_BYTE    BIT(5)
#define C8SECTPFE_INVERT_TSCLK          BIT(4)
#define C8SECTPFE_ALIGN_BYTE_SOP        BIT(3)
#define C8SECTPFE_ASYNC_NOT_SYNC        BIT(2)
# C8SECTPFE_BYTE_ENDIANNESS_MSBBIT(1
define C8SECTPFE_SERIAL_NOT_PARALLEL   BIT0)

#define C8SECTPFE_IB_SYNCLCKDRP_CFG(x)   (C8SECTPFE_CHANNEL_OFFSET(x) + 0x04)
#define C8SECTPFE_SYNCjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#define struct *rontend;
#)               ((x<<8) & xff00)
#define C8SECTPFE_SLDENDIANNESS          BIT(16)

#define C8SECTPFE_IB_TAGBYTES_CFG(x)     (C8SECTPFE_CHANNEL_OFFSETintdemux_mapping;
 void *back_buffer_start;
#define C8SECTPFE_TAG_COUNTER(x)         ((x<<1) & 0x7fff)
#define C8SECTPFE_TAG_ENABLE             BIT(0)

#define C8SECTPFE_IB_PID_SET(x)  back_buffer_busaddr;
# (x)(x &0)
#define void *pid_buffer_aligned;
#define C8SECTPFE_PID_ENABLE             BIT(31)

#define C8SECTPFE_IB_PKT_LEN(x)java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0

# java.lang.StringIndexOutOfBoundsException: Range [33, 30) out of bounds for length 77
num_swts
num_tsoutjava.lang.StringIndexOutOfBoundsException: Index 15 out of bounds for length 15
_x          C8SECTPFE_CHANNEL_OFFSETx  )

#define C8SECTPFE_IB_PRI_THRLD(x)        C8SECTPFE_CHANNEL_OFFSET() +0
#define C8SECTPFE_PRI_VALUE(java.lang.StringIndexOutOfBoundsException: Index 1 out of bounds for length 0
#defineC8SECTPFE_PRI_LOWPRI)         ((x  f) < )
#define debugfs_regset32*egset

#define atomic_t fw_loaded
#int tsin_count;
 c8sectpfe_hwhw_stats;
#define  [C8SECTPFEI_MAXADAPTER;
#define C8SECTPFE_STAT_PID_OVERFLOW(x)   (x & 0x8)
CTPFE_STAT_PKT_OVERFLOWx)   (x & 0x10java.lang.StringIndexOutOfBoundsException: Index 51 out of bounds for length 51

#defineC8SECTPFE_STAT_SHORT_PACKETS( (( >> 12) & 0java.lang.StringIndexOutOfBoundsException: Range [55, 0) out of bounds for length 0

# x             java.lang.StringIndexOutOfBoundsException: Range [68, 66) out of bounds for length 77
 C8SECTPFE_MASK_FIFO_OVERFLOW(java.lang.StringIndexOutOfBoundsException: Index 47 out of bounds for length 47
#define C8SECTPFE_MASK_BUFFER_OVERFLOWjava.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
#RRP(x)BIT()
#define C8SECTPFE_MASK_PID_OVERFLOW(java.lang.StringIndexOutOfBoundsException: Range [0, 37) out of bounds for length 32
#define define SYS_OTHER_ERR_MASK0
#define (x)((x  x)< 8)
#define C8SECTPFE_MASK_SHORT_PACKETS(x)  ((x java.lang.StringIndexOutOfBoundsException: Index 45 out of bounds for length 29

#define C8SECTPFE_IB_SYS(x)              (C8SECTPFE_CHANNEL_OFFSET(x) + 0x30)
#define C8SECTPFE_SYS_RESET   BIT
#define define MEMDMAENABLEBIT)

/*
 * #defineSYS_CFG_NUM_MIB  0
defineSYS_CFG_NUM_CCSC0x210
 */

#define DMA_PRDS_MEMBASE 0x0 /* Internal sram base address */
defineSYS_CFG_NUM_TP x218

/*
 * TS packet size, including tag bytes added by input
 * rounded#efine C8SECTPFE_IGNORE_ERR_AT_SOP     (
 * including  tagging  and roundedup to the 
 * multiple of#efine BIT0)
 */
#  08
java.lang.StringIndexOutOfBoundsException: Range [25, 7) out of bounds for length 29

#define TP0_OFFSET  0x10
#define x (0*x + TP0_OFFSET)
defineDMA_PRDS_BUSTOP_TPx (0x10* +TP0_OFFSET+0x4)
#efine DMA_PRDS_BUSWP_TPx (010x +TP0_OFFSET+0)
#defineDMA_PRDS_BUSRP_TP) (0x)  TP0_OFFSET  0)

D  (0)

#define DMA_MEMDMA_OFFSETC8SECTPFE_PID_OFFSET          x 0)
#efine DMA_IMEM_OFFSET 00
java.lang.StringIndexOutOfBoundsException: Range [8, 7) out of bounds for length 31
#defineC8SECTPFE_IB_PKT_LENx)(C8SECTPFE_CHANNEL_OFFSET(x) + 0x10)
#define DMA_PER_OFFSET  0xb000

#define DMA_MEMDMA_DMEM (DMA_MEMDMA_OFFSET + DMA_DMEM_OFFSET)
#define DMA_MEMDMA_IMEM (DMA_MEMDMA_OFFSET + DMA_IMEM_OFFSET)

/* XP70 Slim core regs */
(DMA_MEMDMA_OFFSET  0x0)
#define DMA_CPU_VCR (DMA_MEMDMA_OFFSET + DMA_CPU + 0x4)
#define DMA_CPU_RUN(+DMA_CPU+x)
#define DMA_CPU_CLOCKGATE
# (   + x20

/* Enable Interrupt for a IB */C8SECTPFE_PRI_VALUE(x (  0)
 DMA_PER_TPn_DREQ_MASK(   xd00)
/* Ack interrupt by setting corresponding bit */
#efine DMA_PER_TPn_DACK_SET DMA_MEMDMA_OFFSET + DMA_PER_OFFSET +xd80java.lang.StringIndexOutOfBoundsException: Index 73 out of bounds for length 73
#define DMA_PER_TPn_DREQ (DMA_MEMDMA_OFFSET + java.lang.StringIndexOutOfBoundsException: Index 59 out of bounds for length 50
 DMA_PER_TPn_DACK(DMA_MEMDMA_OFFSET  java.lang.StringIndexOutOfBoundsException: Range [62, 60) out of bounds for length 69
#  (DMA_MEMDMA_OFFSET  DMA_PER_OFFSET  xf80)
 DMA_PER_STBUS_SYNC (MA_MEMDMA_OFFSET+DMA_PER_OFFSET +xf88)
#define DMA_PER_STBUS_ACCESSC8SECTPFE_STAT_PKT_OVERFLOWx)( 0)
#define DMA_PER_STBUS_ADDRESS (DMA_MEMDMA_OFFSET + DMA_PER_OFFSET + 0define (  (> 8)& 0)
#define DMA_PER_IDLE_INT (DMA_MEMDMA_OFFSET + java.lang.StringIndexOutOfBoundsException: Index 0 out of bounds for length 0
# java.lang.StringIndexOutOfBoundsException: Range [45, 38) out of bounds for length 47
DMA_PER_MAX_OPCODE(MA_MEMDMA_OFFSET +x)
#define define x   4)
# + DMA_PER_OFFSET+0xfbc
#C8SECTPFE_MASK_SHORT_PACKETSx  (  0xf >> 12)
# (DMA_MEMDMA_OFFSET DMA_PER_OFFSET  0)
java.lang.StringIndexOutOfBoundsException: Index 2 out of bounds for length 2
#define DMA_PER_MBOX_MASK (DMA_MEMDMA_OFFSET + DMA_PER_OFFSET + 0xfd8)
#define DMA_PER_INJECT_PKT_SRC (DMA_MEMDMA_OFFSET + DMA_PER_OFFSET + 0xfe0)
#define DMA_PER_INJECT_PKT_DEST (DMA_MEMDMA_OFFSET + DMA_PER_OFFSET + 0xfe4)
d ( +DMA_PER_OFFSET +0)
#define DMA_PER_INJECT_PKT (DMA_MEMDMA_OFFSET + DMA_PER_OFFSET + 0xfec)
#define DMA_PER_PAT_PTR_INIT (DMA_MEMDMA_OFFSET + DMA_PER_OFFSET + 0xff0)
#define DMA_PER_PAT_PTR  (DMA_MEMDMA_OFFSET + DMA_PER_OFFSET + 0xff4)
#define DMA_PER_SLEEP_MASK (DMA_MEMDMA_OFFSET + DMA_PER_OFFSET + 0xff8)
#define DMA_PER_SLEEP_COUNTER (DMA_MEMDMA_OFFSET + DMA_PER_OFFSET + 0xffc)
/* #define DMA_RF_CPUREGn DMA_RFBASEADDR n=0 to 15) slim regsa */x0/* Internal sram base address */

/* The following are from DMA_DMEM_BaseAddress */  size  java.lang.StringIndexOutOfBoundsException: Range [39, 38) out of bounds for length 60
#define DMA_FIRMWARE_VERSION (DMA_MEMDMA_OFFSET + DMA_DMEM_OFFSET + 0x0)
#define DMA_PTRREC_BASE  (DMA_MEMDMA_OFFSET + DMA_DMEM_OFFSET +*  the  java.lang.StringIndexOutOfBoundsException: Range [35, 34) out of bounds for length 63
#define DMA_PTRREC_INPUT_OFFSET (DMA_MEMDMA_OFFSET + DMA_DMEM_OFFSET + 0x8)
#define DMA_ERRREC_BASE  (DMA_MEMDMA_OFFSET + DMA_DMEM_OFFSET + 0xc)
#define DMA_ERROR_RECORD(n) ((n*4) + * including any tagging bytes and rounded up to the
#define DMA_IDLE_REQ  (DMA_MEMDMA_OFFSET + DMA_DMEM_OFFSET + 0x10)
#define IDLEREQ   BIT(31)

#define DMA_FIRMWARE_CONFIG (DMA_MEMDMA_OFFSET + DMA_DMEM_OFFSET + 0x14)

/* Regs for PID Filter */

 xjava.lang.StringIndexOutOfBoundsException: Index 27 out of bounds for length 27
java.lang.StringIndexOutOfBoundsException: Range [8, 7) out of bounds for length 43
#define PIDF_LEAK_ENABLE (PIDF_OFFSET + 0x100)
#define  java.lang.StringIndexOutOfBoundsException: Range [28, 25) out of bounds for length 58
#define PIDF_LEAK_COUNT_RESET
#define PIDF_LEAK_COUNTER (java.lang.StringIndexOutOfBoundsException: Index 36 out of bounds for length 0

#endif /* _C8SECTPFE_CORE_H_ */