/* SPDX-License-Identifier: GPL-2.0 */

#ifndef _ASM_RISCV_IMAGE_H
#define _ASM_RISCV_IMAGE_H

#define RISCV_IMAGE_MAGIC "RISCV\0\0\0"
#define RISCV_IMAGE_MAGIC2 "RSC\x05"

#define RISCV_IMAGE_FLAG_BE_SHIFT 0
#define RISCV_IMAGE_FLAG_BE_MASK 0x1

#define RISCV_IMAGE_FLAG_LE  0
#define RISCV_IMAGE_FLAG_BE  1

#ifdef CONFIG_CPU_BIG_ENDIAN
#error conversion of header fields to LE not yet implemented
#else
#define __HEAD_FLAG_BE  RISCV_IMAGE_FLAG_LE
#endif

#define __HEAD_FLAG(field) (__HEAD_FLAG_##field << \
    RISCV_IMAGE_FLAG_##field##_SHIFT)

#define __HEAD_FLAGS  (__HEAD_FLAG(BE))

#define RISCV_HEADER_VERSION_MAJOR 0
#define RISCV_HEADER_VERSION_MINOR 2

#define RISCV_HEADER_VERSION (RISCV_HEADER_VERSION_MAJOR << 16 | \
         RISCV_HEADER_VERSION_MINOR)

#ifndef __ASSEMBLY__
#define riscv_image_flag_field(flags, field)\
          (((flags) >> field##_SHIFT) & field##_MASK)
/**
 * struct riscv_image_header - riscv kernel image header
 * @code0:  Executable code
 * @code1:  Executable code
 * @text_offset: Image load offset (little endian)
 * @image_size:  Effective Image size (little endian)
 * @flags:  kernel flags (little endian)
 * @version:  version
 * @res1:  reserved
 * @res2:  reserved
 * @magic:  Magic number (RISC-V specific; deprecated)
 * @magic2:  Magic number 2 (to match the ARM64 'magic' field pos)
 * @res3:  reserved (will be used for PE COFF offset)
 *
 * The intention is for this header format to be shared between multiple
 * architectures to avoid a proliferation of image header formats.
 */

struct riscv_image_header {
 u32 code0;
 u32 code1;
 u64 text_offset;
 u64 image_size;
 u64 flags;
 u32 version;
 u32 res1;
 u64 res2;
 u64 magic;
 u32 magic2;
 u32 res3;
};
#endif /* __ASSEMBLY__ */
#endif /* _ASM_RISCV_IMAGE_H */